圖3. 1-Wire寫操作波形,寫“1”時隙,tLOW1 15µs。
本文引用地址:http://www.ex-cimer.com/article/181057.htm![圖4. 1-Wire寫操作波形,寫“0”時隙,60µs < tLOW0 < 120µs。](http://editerupload.eepw.com.cn/fetch/20131009/181057_2_0.jpg)
圖4. 1-Wire寫操作波形,寫“0”時隙,60µs tLOW0 120µs。
![圖5. 1-Wire讀操作波形,1-Wire從機漏極開路端口返回的讀“0”時隙,電平低于典型1-Wire主機VIL的0.4V最大值。](http://editerupload.eepw.com.cn/fetch/20131009/181057_2_1.jpg)
圖5. 1-Wire讀操作波形,1-Wire從機漏極開路端口返回的讀“0”時隙,電平低于典型1-Wire主機VIL的0.4V最大值。
結論
該參考設計用于實現(xiàn)1.8V至5V 1-Wire雙向電平轉換,驅動典型的1-Wire從器件。本文介紹了設計電路的搭建與測試,給出了電路原理圖、BOM及典型測試波形。
評論