寬帶數字接收機的研究及實現
該信道化設計采用多相濾波器算法,該算法比低通濾波器組的算法更高效,且硬件實現簡單。其主要的運算是復濾波、復乘法和復IDFT運算。設接收機的信道數 N=32,低通原型濾波器階數M=256(考慮到正交下變頻單元已濾波,等價于多相濾波器為8階),則所需乘法數:P=N+2M+Mlog2(M)=2 592。如果采用普通的低通濾波器組方式,則所需乘法次數:P=N(M+1)=8 224??梢?,多相濾波器算法比低通濾波器組的算法更高效。其次,DFT采用FFT實現,FFT運算的核心是蝶形運算,由復數乘法和加法組成,可以利用 Quartus提供的IP核很方便實現。多相濾波模塊的FPGA實現如圖5所示。由于累乘累加后數據產生冗余位,可能導致后級運算溢出,因此需在中間過程數據截位,保證適當有效數據位。本文引用地址:http://www.ex-cimer.com/article/181223.htm
3 模塊測試
當輸入為線性調頻信號,f0=950 MHz,帶寬B=30MHz,輸入信號及頻譜特征如圖6所示。通過Matlab產生測試所需的線性調頻信號,并保存為.dat文件,通過 testbench編寫、讀出.dat文件的數據作為模塊的仿真激勵。模塊輸出通過testbench寫文件的方式輸出,再通過Matlab繪圖。信道輸出如圖7,輸出信號的能量主要集中在11~13信道,頻域輸出幅值約為-3 dB,而其他通道輸出都在-40 dB以下。因此,確定門限后,可輸出這些通道的信號。
圖7左列橫坐標為時域采樣點數,右列為頻域歸一化頻率,頻譜范圍為-150~150 MHz??梢钥闯?,線性調頻信號經接收機后,從各通道的輸出在時域上是順序的。依據此特征.在后續(xù)模塊中可判斷出輸入信號是線性調頻信號。可見,這種基于多相濾波器組的數字信道化算法,對于高速采樣的信號具有降速和下變頻的作用,輸入信號落在覆蓋頻帶內,只輸出有效信號通道并進一步處理,處理帶寬大大減小,因此后續(xù)處理速度降低。
4 結束語
提出基于FPGA的一種寬帶數字接收機的設計及實現方法,通過信道化的方法提出有用信號通道,輸出的有效帶寬大大減小,降低了后續(xù)信號處理的速度,因此節(jié)省了硬件資源并可獲得更好的頻域分辨率。模塊仿真測試結果表明寬帶數字接收機在FPGA上實現的可行性以及實用性。
評論