簡易USB與LVDS接口轉換器

1 引言
通用串行總線USB(Universal Serial Bus)接口以其通信速率快，USB2．0協(xié)議速率達480 Mb／s，支持熱插拔的特點得到廣泛應用，緩解日益增加的PC外設與有限的主板插槽和端口之間的矛盾；而低壓差分信號LVDS(Low-Voltage Differential Signaling)接口作為一種新型的高速串行。低噪聲的數(shù)據(jù)傳輸接口，廣泛應用于視頻傳輸領域，實現(xiàn)USB與LVDS接口轉換，使在只有USB接的情況下便可實現(xiàn)雙視頻顯示的連接，進一步擴展兩種接口的使用范圍，從而在一定程度上解決主板插槽與端口日益匱乏的問題。

2 系統(tǒng)概述
該系統(tǒng)設計主要由穩(wěn)壓電路，USB接口，基于FPGA的協(xié)議數(shù)據(jù)轉換以及LVDS接口等部分組成，其系統(tǒng)設計框圖如圖1所示。該系統(tǒng)設計的USB接口使用高速USB物理層收發(fā)器USB3300將USB協(xié)議的差分信號轉換成8位的并行信號后，再與FPGA交互數(shù)據(jù)，從而避免FPGA直接與USB協(xié)議的物理層交互數(shù)據(jù)，簡化FPGA可編程門陣列編程?；谕瑯铀枷?，系統(tǒng)LVDS接口部分采用SN65LV1023與SN62LV1224，將低壓差分信號轉換成 10位的并行信號再與FPGA進行數(shù)據(jù)交互。通過專用轉換器USB3300，SN65LV1023，SN65LV1224使得FPGA只與并行信號和相應的控制信號連接，而不與USB協(xié)議和LVDS協(xié)議的復雜物理層信號交互，從而較為簡單地實現(xiàn)協(xié)議數(shù)據(jù)轉換的軟件編程。

系統(tǒng)設計使用兩片USB3300，其中USB3300 A與主機PC的USB接口相連，將主機傳輸?shù)腢SB協(xié)議數(shù)據(jù)轉換后，通過與FPGA的數(shù)據(jù)交互以及FPGA的協(xié)議數(shù)據(jù)轉換，轉換成10位并行信號，輸出給 SN65LV1023，最后以LVDS協(xié)議的低壓差分信號輸出，實現(xiàn)USB接口到LVDS接口的轉換。而SN65LV1224與主機的LVDS接口連接，將LVDS協(xié)議的數(shù)據(jù)轉換成10位并行輸入FPGA進行協(xié)議數(shù)據(jù)轉換后，再將8位并行數(shù)據(jù)與USB3300_B進行數(shù)據(jù)交互，最后以USB協(xié)議的差分信號輸出，從而實現(xiàn)LVDS接口到USB接口的轉換。

3 系統(tǒng)硬件設計
3．1 穩(wěn)壓電路
該系統(tǒng)設計需要提供5 V和3．3 V的穩(wěn)定電壓信號。于是穩(wěn)壓電路部分使用TPS76815向系統(tǒng)提供5 V的電壓信號，TPS76815電路連接如圖2所示，使能麗引腳接地，為除去毛刺則在OUT端接4．7μF和0．01μF的電容濾波，使用 TPS76833提供3．3 V電壓信號。TPS76833連接電路與TP$76815類似。

3．2 USB接口電路
因為USB協(xié)議的物理層定義過于復雜，采用FPGA現(xiàn)場可編程邏輯門陣列與USB協(xié)議物理層交互難度太大，同時也很難滿足數(shù)據(jù)收發(fā)時序同步要求。所以應在與FPGA數(shù)據(jù)交互前進行必要的數(shù)據(jù)轉換。因此，考慮使用USB控制器。而一般的 USB控制器只支持USB1．1協(xié)議，并不滿足高速傳輸要求．而轉換后的數(shù)據(jù)也較復雜。不利于協(xié)議數(shù)據(jù)轉換部分的編程。本系統(tǒng)應用SMSC公司開發(fā)的高速 USB物理層收發(fā)器USB3300。USB3300使用低引腳計數(shù)接口(ULPI)連接ULPI兼容鏈路層。ULPI接口在鏈路層和PHY之間采用傳輸頻帶內信號和狀態(tài)字節(jié)的方法，將引腳數(shù)從UTMI+接口的54降低到12。這樣大大降低USB協(xié)議物理層與FPGA數(shù)據(jù)交互的難度，易于軟件編程。