<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 電源與新能源 > 業(yè)界動態(tài) > 德州儀器新型低相位噪聲時鐘合成器可極大降低成本并縮減能節(jié)省 70% 的板級空間

          德州儀器新型低相位噪聲時鐘合成器可極大降低成本并縮減能節(jié)省 70% 的板級空間

          作者:電子設計應用 時間:2003-05-13 來源:電子設計應用 收藏
          日前,德州儀器公司 () 宣布推出一款新型低相位噪聲時鐘合成器,其具有的倍頻、分頻及抖動清除等功能可為板級設計者優(yōu)化定時性能,從而使板級空間縮小了 70%。這種新型的集成芯片不僅降低了板級成本,而且還減少大量分立組件的數(shù)量。(如欲了解更多有關詳細信息,敬請訪問 www.ti.com/sc03082)

          CDC7005完成壓控制晶體振蕩器 (VCXO) 與參考時鐘同步,并集成低噪相位/頻率檢測器、高精度充電泵、可編程除法器、運算放大器以及具有除法選項的 1:5 差分時鐘緩沖器。該器件的低相位噪聲性能非常有益于包括 A/D-D/A 轉換器、串/并轉換器、ASIC 及要求高精度參考定時的數(shù)字信號處理器 (DSP) 等在內(nèi)的眾多眾多信號鏈路器件,是通信、儀表以及工業(yè)應用領域的理想選擇。

          CDC7005 可接受 3.5 MHz 到 180 MHz 的參考時鐘,并要求 VCXO 時鐘范圍介于 10 MHz~800 MHz 之間以保持同步。通過選擇適當?shù)?VCXO、乘以或除以參考時鐘,以及從單獨可編程除法組合中進行選擇,該器件可輸出高達 180 MHz 的時鐘頻率。

          CDC7005 可提供五路低扭曲(Skew)的差動輸出,并可靈活地選擇甚至低于 10 Hz 的最佳 PLL 環(huán)路帶寬,從而能夠從進入的參考時鐘清除輸入的參考時鐘中的抖動。集成運算放大器可用于優(yōu)化具有有源濾波器設計的環(huán)路帶寬。此外,在在無需外部組件的情況下也的情況下可編程設置輸出相位。



          關鍵詞: TI

          評論


          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();