<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > CTIMES/產(chǎn)業(yè)評析 > 英特爾公布65nm制程技術內(nèi)容

          英特爾公布65nm制程技術內(nèi)容

          作者:歐敏銓 時間:2004-09-01 來源:CTIMES 收藏

          英特爾日前公布了將用於生下一代的65nm半導體制造技術的詳情,此技術將用於多核心架構的處理器,并定於2005年開始量,將由300mm晶圓半導體制造廠負責生。

          本文引用地址:http://www.ex-cimer.com/article/182607.htm

          根據(jù)英特爾公布的技術內(nèi)容,作運行速度指標的電晶體柵長35nm,比90nm制程縮短了約30%,電晶體柵氧化膜的厚度1.2nm。作高密度指標的柵間隔(接觸柵間隔)220nm,也比90nm制程縮短了約30%。為了同時提高密度和性能,布線層數(shù)8層,比90nm制程的布線層數(shù)多1層。布線層之間的絕緣膜使用了涂有碳的氧化膜類low-k材料。

          英特爾使用這項制造技術,試了儲存容量70Mbit的大容量SRAM,并證實完全可以正常工作。英特爾表示,該公司今後仍將每2年完成一次制造技術的更新?lián)Q代,摩爾定律仍將長期適用下去。

          本文由 CTIMES 同意轉載,原文鏈接:http://www.ctimes.com.tw/DispCols/cn/65nm//%E5%BE%AE%E5%A4%84%E7%90%86%E5%99%A8/0409011650V1.shtmll



          關鍵詞: Intel 微處理器

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();