一種新型數(shù)字SPWM信號的設(shè)計與實現(xiàn)

摘要：為了有效地降低逆變器負(fù)載的諧波，并且防止同一橋臂的功率放大管出現(xiàn)直通現(xiàn)象，設(shè)計了一種基于FPGA的新型數(shù)字SPWM波形產(chǎn)生方案。結(jié)合直接數(shù)字頻率合成技術(shù)，在FPGA內(nèi)部采用硬件描述語言生成數(shù)字的正弦波和三角波，然后采用了比較的方法直接產(chǎn)生所需要的SPWM波形。創(chuàng)新性為運用了數(shù)字正弦波或三角波的平移技術(shù)產(chǎn)生所要求的死區(qū)，最后提出了數(shù)字方法產(chǎn)生SPWM波形的幾個技術(shù)難點的解決方法。
關(guān)鍵詞：FPGA；SPWM；直接數(shù)字頻率合成；死區(qū)產(chǎn)生

0 引言
PWM(Pulse Width Modulation)是通過調(diào)節(jié)輸出波形的脈沖寬度來改變輸出電壓大小的一種調(diào)制方法，在交流傳動、電力拖動系統(tǒng)和控制領(lǐng)域有著廣泛的用途，但采用PWM調(diào)制技術(shù)在負(fù)載上的電流波形是非正弦波，這就使負(fù)載上具有很多的高次諧波成份，對系統(tǒng)的指標(biāo)和穩(wěn)定性造成很大的危害。正弦型脈寬調(diào)制(Sinusoidal Pulse Width Modulation，SPWM)是一種使輸出的PWM波形按正弦的規(guī)律進(jìn)行變化的技術(shù)，從而大大的提高了后級功率開關(guān)器件的穩(wěn)定性和系統(tǒng)的效率。常見的SPWM波形產(chǎn)生方法主要有兩種：一種是利用專門的SPWM產(chǎn)生芯片如TMS320 F2812來產(chǎn)生，這種方法的特點是一次可以產(chǎn)生6路或12路SPWM信號；另一種方法利用自然采樣法的原理，采用數(shù)字或模擬方法產(chǎn)生三角波和正弦波，再使用比較器對產(chǎn)生的三角波和正弦波進(jìn)行比較而得到SPWM波，這種方法產(chǎn)生SPWM波的路數(shù)比較靈活，電路原理簡單，但具體實現(xiàn)比較復(fù)雜。
1971年3月，美國學(xué)者J．Tiemcy，C．M．Rader和B．Gold提出了從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理，稱之為直接數(shù)字頻率合成器(DDS)。DDS技術(shù)是一種直接數(shù)字合成方法，不需要振蕩和鎖相環(huán)節(jié)，直接將波形函數(shù)進(jìn)行離散化，以時間為地址，幅度為量化數(shù)據(jù)，依次存入波形存儲器，使連續(xù)的數(shù)據(jù)流通過數(shù)／模轉(zhuǎn)換器產(chǎn)生需要的波形。本文利用FPGA內(nèi)部的DDS模塊產(chǎn)生離散化的正弦波和三角波，進(jìn)而產(chǎn)生數(shù)字的SPWM波形，再經(jīng)過死區(qū)產(chǎn)生、脈沖消去處理后就得到了可以驅(qū)動后級功率放大管的驅(qū)動信號，利用該方法可以靈活的產(chǎn)生所需的任意調(diào)制比和載波比的SPWM波形，并且可以使負(fù)載上諧波含量大大減小，有效的保證了整個系統(tǒng)的穩(wěn)定性。

1 SPWM波形的FPGA實現(xiàn)
根據(jù)SPWM自然采樣法的原理，產(chǎn)生適合逆變器功率放大管所需的SPWM信號的電路主要包括正弦波產(chǎn)生模塊、三角波產(chǎn)生模塊、比較和死區(qū)產(chǎn)生模塊和脈沖消去模塊，它們之間的關(guān)系如圖1所示。

正弦波產(chǎn)生模塊根據(jù)主控制器傳來的頻率控制字從ROM表中讀出相應(yīng)的正弦波的離散值，同樣，三角波產(chǎn)生模塊根據(jù)頻率控制字從存儲三角波的ROM表中讀出三角波的離散值，比較器和死區(qū)產(chǎn)生模塊根據(jù)傳來的正弦波和三角波的離散值進(jìn)行比較，直接進(jìn)行比較產(chǎn)生上橋臂驅(qū)動信號，將正弦波離散值或三角波離散值加上一個特定的值或減去一個特定值再和三角波進(jìn)行比較，產(chǎn)生上橋臂對應(yīng)的下橋臂驅(qū)動信號，這時產(chǎn)生的信號已經(jīng)是帶死區(qū)的SPWM信號，再經(jīng)過脈沖消去模塊，消去功率器件來不及反應(yīng)的窄的驅(qū)動信號，最后就可以得到直接驅(qū)動逆變器的一對SPWM信號。
1．1 波形產(chǎn)生模塊
DDS技術(shù)是一種全數(shù)字的頻率合成技術(shù)，是將已知的信號經(jīng)過取樣、量化，形成可供查詢的數(shù)據(jù)表存于數(shù)據(jù)ROM中，通過改變頻率控制字來改變輸出所需頻率的一種技術(shù)。如圖2所示，DDS主要由頻率控制字、累加器、相位寄存器、時鐘源、加法器、相位控制字、波形查找表、DAC和LPF等模塊組成。但因本設(shè)計不需要模擬信號，直接使用其中的數(shù)字信號，故不需要DAC和LPF模塊，全部在FPGA內(nèi)部數(shù)字化實現(xiàn)。數(shù)字三角波的產(chǎn)生和數(shù)字正弦波的產(chǎn)生一樣，惟一不同就是在波形表中用量化后的三角波數(shù)據(jù)代替正弦波數(shù)據(jù)。

DDS的FPGA實現(xiàn)非常簡單，波形存儲器直接調(diào)用芯片的ROM模塊，先把正弦信號量化，為了精確，這里采用一個周期量化2 048個點，用Madab編寫正弦波和三角波的量化程序，按照FPGA的mif文件編寫格式，處理后再復(fù)制到記事本中加上表頭和結(jié)尾，保存為mif格式后，在ROM模塊中初始化指向這個文件即可。從波形查找表中讀出的數(shù)字正弦值信號就可以作為比較器和死區(qū)產(chǎn)生模塊的輸入了。數(shù)字三角波模塊和正弦波模塊生成的方法相同，不再贅述。