基于OrCAD／PSpice的晶體振蕩電路設(shè)計(jì)仿真
作者：
時(shí)間：2012-10-21
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3 改進(jìn)型石英晶體振蕩電路
為增加石英晶體振蕩電路的實(shí)用性，外接一可調(diào)小電容Cs作為微調(diào)電容，用于校正振蕩頻率，Cs應(yīng)比Cq大。接入Cs得到新的串聯(lián)諧振頻率：
串入Cs后并不影響并聯(lián)諧振頻率，當(dāng)Cs→0時(shí)，fs’=fp；當(dāng)Cs→∞時(shí)，fs’=fs；實(shí)際使用中用Cs作為微調(diào)電容，可使fs’在fs和fp之間的一個(gè)小范圍內(nèi)調(diào)整。在仿真調(diào)試中發(fā)現(xiàn)C5=8 pF時(shí)可輸出良好的波形，電路和波形如圖6所示。本文引用地址：http://www.ex-cimer.com/article/185632.htm
由圖7分析可知：振蕩波形很穩(wěn)定，振蕩周期為T(mén)=1．633 425-1．633 325=0．000 1 ms，f0=1／T≈10 MHz，與無(wú)Cs基本一致。
4 結(jié)語(yǔ)
本文在電容三點(diǎn)式振蕩電路基礎(chǔ)上設(shè)計(jì)并改進(jìn)了石英晶體振蕩電路；通過(guò)OrCAD／Pspice仿真分析，以圖像可視化方式顯示了電路起振過(guò)程及輸出波形，并通過(guò)仿真驗(yàn)證，電路輸出波形好，諧波分量小?；?a class="contentlabel" href="http://www.ex-cimer.com/news/listbylabel/label/PSpice">PSpice電路仿真設(shè)計(jì)快捷、直觀(guān)，避免了傳統(tǒng)設(shè)計(jì)方法為確定元件參數(shù)進(jìn)行的復(fù)雜運(yùn)算。
評(píng)論