高性能差分驅(qū)動(dòng)放大器和ADC的窄帶接口設(shè)計(jì)方法

　　第4步-通過分割串聯(lián)電抗將單端等效網(wǎng)絡(luò)轉(zhuǎn)換為差分網(wǎng)絡(luò)。

　　具有高動(dòng)態(tài)范圍IF采樣功能的多數(shù)高速ADC都采用差分輸入接口。因此，有必要將單端網(wǎng)絡(luò)轉(zhuǎn)換為差分網(wǎng)絡(luò)，如圖4 （c）所示。轉(zhuǎn)換為差分網(wǎng)絡(luò)時(shí)，串聯(lián)阻抗值減半。

圖4. 原型濾波器設(shè)計(jì)步驟。

　　第5步-消除ADC輸入端的原始開關(guān)電容。

　　在諧振匹配或儲(chǔ)能電路中的分流電感有助于消除片內(nèi)ADC輸入電容（以及在低通濾波器最后一級(jí)外增加的任何額外電容）。電感值必須以諧振方式抵消虛部導(dǎo)納，僅剩下復(fù)合阻抗的導(dǎo)電部分。

　　例如，AD9640差分輸入阻抗在140 MHz下為4.7kΩ，與3.9pF并聯(lián)。

　　因此所需電感L為331 nH.

　　注意，L/C比是決定Q和選擇性的因素之一。對(duì)于并聯(lián)諧振電路而言，電感越高，電容越低，通帶濾波器帶寬越大。為了獲得更大的窄帶響應(yīng)，可通過并聯(lián)添加額外電容來獲得更高Q值（除低通巴特沃茲濾波器的最后電容級(jí)外）。在下列公式中，添加了一個(gè)額外10 pF,將所需電感L降低至93 nH:

　　因此，Q值越低，響應(yīng)帶寬也就越低。

第6步-裝配。

　　計(jì)算好每個(gè)接口元件后，可將電路裝配在一起進(jìn)行仿真。通常情況下，為獲得濾波器要求的最佳組合，需要借助一些仿真試驗(yàn)和誤差來優(yōu)化網(wǎng)絡(luò)接口。利用可準(zhǔn)確體現(xiàn)實(shí)際L值和C值寄生效應(yīng)的真實(shí)元件模型（s參數(shù)）來模擬網(wǎng)絡(luò)響應(yīng)是有利的。

　　采用理想L值和C值的實(shí)施方案如圖7所示。注意，考慮電路板走線的寄生串聯(lián)感應(yīng)，最終實(shí)施可以選用電感值稍低的電感。還需要注意的是，圖4（c）中的負(fù)載被圖7中的ADC接口取代，包括一個(gè)并聯(lián)電感和多個(gè)共模偏置電阻。偏置電阻給各差分輸入端提供所需的直流偏置，并與ADC輸入阻抗和諧振并聯(lián)電感為濾波器組成一個(gè)精確負(fù)載。

圖7. AD8352和AD9640的ADC接口示例，理想元件

　　第7步-電路板級(jí)經(jīng)驗(yàn)調(diào)諧。

　　采用的實(shí)際L值和C值的最終實(shí)施方案如圖8 所示。在使用最終仿真值填充電路板后，可能需要一些板級(jí)經(jīng)驗(yàn)優(yōu)化方法來幫助補(bǔ)償實(shí)際PCB寄生效應(yīng)。

圖8. AD8352和AD9640的ADC接口示例，實(shí)際元件

　　為此，建議使用優(yōu)良軟件和s參數(shù)在工藝早期進(jìn)行詳細(xì)的仿真。這樣，可以減輕更耗時(shí)的板級(jí)調(diào)諧工作。在一些實(shí)例中，可能需要為印刷電路板寄生電容建模以選擇最佳的L值和C值。

　　圖5和6顯示AD8352和AD9640間接口的性能。

圖 5. AD8352和AD9640接口示例的濾波器響應(yīng)

圖 6. AD8352和AD9640接口示例的通帶平坦度

　　布局布線考慮

　　如果濾波器元件值較小，額外的寄生電容會(huì)導(dǎo)致大比例的變化，此時(shí)降低電路板雜散寄生電容非常重要。為了使本文所討論的電路達(dá)到理想的性能，必須采用出色的布局、接地和去耦技術(shù)。至少應(yīng)采用四層PCB:一層為接地層，一層為電源層，另兩層為信號(hào)層。有關(guān)具體電路板建議，請(qǐng)參看各個(gè)器件的驅(qū)動(dòng)器放大器和ADC數(shù)據(jù)手冊(cè)。