<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術 > 設計應用 > ADC分類及其前端配置技術介紹

          ADC分類及其前端配置技術介紹

          作者: 時間:2012-09-03 來源:網絡 收藏

          作為數據采集系統(tǒng)中的轉換器,它的應用包括了音頻、工業(yè)流程控制、電源管理、便攜式/電池供電儀表、PDA、測試儀器分析及測試儀表、醫(yī)學儀表等領域。正因為它的用途如此廣泛,所以作系統(tǒng)設計人員首先迂到是如何選擇,而選擇又必須了解它的與特征,在這基礎上更要了解ADC前端設計技術,這樣才能實現工控或檢測系統(tǒng)的高可靠與高精度。本文將此作介紹分析。

          本文引用地址:http://www.ex-cimer.com/article/185815.htm

          1、基于架構的ADC

          ADC按某架構有四大類,即Delta-Sigma( △∑ )ADC、逐次逼近型(SAR)ADC、大帶寬△∑ADC及智能型ADC。在此僅對三類作分析。

          1.1Delta-Sigma( △∑ )ADC

          基本架構

          △∑ADC由一個△∑調制器以及后序的數字抽樣濾波器組成。 調制器由一個帶DAC的反饋回路紐成,回路中包括了一個比較器及一個積分器?;芈吠ㄟ^時鐘同步?;窘M成架構見圖1所示。

          圖1

          *特征

          △∑轉換器擁有非常高的分辨率,可理想的用于轉換極寬頻率范圍(從直流到好幾個MHz)的信號。在△∑ADC中,輸入信號先通過一個調制器實現過采樣,而后由數字濾波器所產生的、采樣率較低的高分辨率數據流完成濾波及抽取。

          △∑的架構模式允許犧牲分辨率來換取速度,或同時折衷換取速度及功耗。正是數據率、分辨率、功耗三者之間密切且不間斷的聯系,使得△∑轉換器格外的靈活。在很多△∑轉換器中,分辨率是可編程設定的,從而使單個器件能滿足多個不同度量的需求。

          △∑轉換器對輸入過采樣,因而能在數字域完成大多數的反鋸齒濾波?,F代的超大型集成電路設計技術已經使得復雜數字濾波器的成本遠低于同等的模擬濾波器。原來不同尋常的某些功能,諸如對50Hz及60Hz的帶阻濾波,現在已經內置到很多的△∑ADC之中。

          △∑轉換器的運作有別于逐次逼近型(SAR)轉換器。SAR轉換器獲得輸入電壓的一個“映像”,通過對“映像”的分析決定響應的數字代碼。而△∑測量的是一段確定時間的輸入信號,其輸出響應的數字代碼是根據信號的時間平均得來的。對于△∑的工作方式有清晰的認識是很重要的,特別是對于設計中包含多路復用技術及同步的情況。

          對多個△∑轉換器的同步并不困難,因此很容易實現多個轉換器的同時刻采樣,而比較困難的則是實現△∑轉換器與外部事件的同步。△∑轉換器還對系統(tǒng)時鐘抖動(CIock iftter)有極高的抵抗能力。其過采樣功能有效的平均了抖動,降低了其噪聲影響。

          *應用

          △∑的典型高精度應用包括了音頻、工業(yè)流程控制、分析及測試儀表、醫(yī)學儀表。

          近期ADC架構領域的革新帶來了新一代的ADC架構,此架構同時采用了流水線及過采樣率準則。因此,超高速轉換器將數據率推向了MSP5(百萬抽樣率每秒)的級別,同時保持了16位甚至更高的精度。這樣的速度支持了眾多最新的大帶寬信號處理應用,例如通信及醫(yī)學成像。

          1.2大帶寬△∑ADC特征

          大帶寬△∑ADC具有非常高的分辨率,可轉換覆蓋極寬頻率范圍的信號--從直流至若干MHz。采用此類ADC的系統(tǒng)將得益于其高速、高精度性能以及大帶寬(直流至5MHz)。此類ADC采用了多級的調制器架構,從而提供了優(yōu)異的內在穩(wěn)定性,并通過降低過采樣率(OSR)提高了信號量化噪聲比(SQNR)。此外,該高速的△∑轉換器具有非常強的系統(tǒng)時鐘抖動耐受性。過采樣的操作弱化了抖動,降低了噪聲的影響。速度及精度的結合可支持大帶寬信號處理的應用。以用于生物醫(yī)學、臺架(bench)測試和測量以及通信應用中先進的科學儀表。

          1.3逐次逼近型(SAR)ADC

          *基本架構

          在SARADC內部。數位是由單個高速、高準確度比較器一位一位確定的,從MSB/最高有效㈣到LSB/最低有效62)。比較的坌過程是通過模擬輸入信號與DAC的輸出比較.而后根據比較結果。在DAC輸出端先前確定的數位的基礎上不斷的調整,使DAC輸出信號逐步逼近模擬信號.并最終完成轉換?;窘M成架構見圖2所示。

          圖2


          上一頁 1 2 3 下一頁

          關鍵詞: ADC 分類 配置技術

          評論


          相關推薦

          技術專區(qū)

          關閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();