什么是逐次比較型ADC

4.特點

(1)轉換速度：(n+1)Tcp.速度快。

(2)調整VREF，可改變其動態(tài)范圍。

5.轉換器電路舉例

常用的集成逐次比較型A/D轉換器有ADC0808/0809系列(8位)、AD575(10位)、AD574A(12位)等。

例11.10.1 4位逐次比較型A/D轉換器的邏輯電路如圖11.10.3所示。圖中5移位寄存器可進行并入/并出或串入/串出操作，其F為并行置數(shù)端，高電平有效，S為高位串行輸入。數(shù)據(jù)寄存器由D邊沿觸發(fā)器組成，數(shù)字量從Q4～Q1輸出，試分析電路的工作原理。

圖11.10.3 4位逐次比較型A/D轉換器的邏輯電路

解:電路工作過程如下：

當啟動脈沖上升沿到來后，F(xiàn)F0～FF4被清零，Q5置1，Q5的高電平開啟G2門，時鐘CP脈沖進入移位寄存器。在第一個CP脈沖作用下，由于移位寄存器的置數(shù)使能端F已有0變?yōu)?，并行輸入數(shù)據(jù)ABCDE置入，QAQBQCQDQE=01111。QA的低電平是數(shù)據(jù)寄存器的最高位置1，即Q4Q3Q2Q1=1000。D/A轉換將數(shù)字量1000轉換為模擬電壓vO，送入比較器C與輸入模擬電壓v1比較，若輸入電壓vI> vO,則比較器C輸出vC為1，否則為0。比較結果送D4～D1。

第二個CP脈沖到來后，移位寄存器的串行輸入端S為高電平，QA由0變1，同是最高位QA的0移至次高位QB。于是數(shù)據(jù)寄存器的Q3由0變1，這個正跳變作為有效觸發(fā)信號加到FF4的CP端使vC的電平得以在Q4保存下來。此時，由于其他觸發(fā)器無正跳變脈沖，vC的信號對它們不起作用。Q3變?yōu)?后建立了新的D/A轉換器的數(shù)據(jù)，輸入電壓在與其輸出電壓vO相比較，比較結果在第三個時鐘脈沖作用下存于Q3……。如此進行，直到QE由1變0，使Q5由1變0后將G2封鎖，轉換完畢。于是電路的輸出端D3D2D1D0得到與輸入電壓v1成正比的數(shù)字量。由以上分析可見，逐次比較型A/D轉換器完成一次轉換所需的時間與其位數(shù)和時鐘脈沖頻率有關，位數(shù)愈少，時鐘頻率愈高，轉換所需時間越短。這種A/D轉換器具有轉換速度較快，精度高的特點。

更多資訊請關注：21ic模擬頻道