基于阻抗諧振匹配方法的抗鋸齒濾波器設(shè)計

很顯然，系統(tǒng)動態(tài)范圍和帶通濾波器的階數(shù)有直接的關(guān)系。此外，系統(tǒng)的階數(shù)還依賴于系統(tǒng)的分辨率。分辨率越低，本底噪聲就越高，信號具有的混頻效應(yīng)就越小，因此對系統(tǒng)的階數(shù)要求就越低。

但是，有些高階濾波器可能會在通帶中產(chǎn)生較多的紋波，這會對系統(tǒng)的性能起到反作用，因為其引發(fā)了相位失真和幅度失真?？傊?，在設(shè)計抗鋸齒濾波器時必須非常小心。

抗鋸齒濾波器設(shè)計

抗鋸齒濾波器有助于減少無用奈奎斯特區(qū)中的信號內(nèi)容，否則會產(chǎn)生帶內(nèi)信號混頻從而降低動態(tài)性能。通常采用LC網(wǎng)絡(luò)設(shè)計抗鋸齒濾波器，而且必須要明確規(guī)范源阻抗和負載阻抗，以便獲得要求的阻帶特性和通頻帶特性。

通常采用切比雪夫(Chebyshev)或巴特沃斯(Butterworth)多項式定義濾波器的傳遞函數(shù)。有幾種濾波器設(shè)計程序有助于簡化這個問題，例如NuHertz Technologies公司的Filter Free4.0或Agilent Technologies公司的ADS。

另外，可以使用濾波器設(shè)計手冊來找到歸一化的原型濾波器參數(shù)值，然后根據(jù)要求的截止頻率和負載阻抗按適當(dāng)比例進行設(shè)計。

圖5(a)中提供了一個四階的歸一化原型濾波器實例。該濾波器遵循切比雪夫多項式，針對5:1的負載和源阻抗比，理論上可提供小于0.5dB的紋波。對于144MHz的截止頻率和600W的負載阻抗，其單端等效網(wǎng)絡(luò)如圖5(b)表示。大多數(shù)高速ADC都能夠利用差分輸入接口完成高動態(tài)范圍IF采樣。因此有必要將單端網(wǎng)絡(luò)轉(zhuǎn)換為如圖5(c)所示的差分網(wǎng)絡(luò)。在轉(zhuǎn)換為最終的差分網(wǎng)絡(luò)時，串聯(lián)阻抗實質(zhì)上被減半了。

值得一提的是，試圖建立印制電路板(PCB)寄生元件模型以便選擇最佳的L和C值是很明智的做法。最終實現(xiàn)的網(wǎng)絡(luò)采用了比理論值稍低的電感值，以便適應(yīng)電路印制線的串聯(lián)電感。

應(yīng)該注意的是圖5(c)中的負載現(xiàn)在用圖5(d)中的ADC接口代替，包括一個分流電感器和共模偏置電阻器。偏置電阻為每個差分輸入端提供所需的直流偏置，并且與原來的跟蹤阻抗和諧振分流電感器結(jié)合起來共同為負載提供濾波器。

考慮網(wǎng)絡(luò)的品質(zhì)因數(shù)Q是很重要的。負載和源阻抗的比例越大，就越需要注意元件Q值和布線的寄生效應(yīng)。通常需要采用一些經(jīng)驗性的反復(fù)試驗法來優(yōu)化網(wǎng)絡(luò)接口，以達到噪聲和失真性能的最佳組合。采用能精確地捕獲實際L和C寄生效應(yīng)的元件模型對網(wǎng)絡(luò)響應(yīng)進行仿真是較為合適的。

測試性能

上例中的電路設(shè)計提供了優(yōu)良動態(tài)性能(見圖6)。應(yīng)該注意在有和沒有適當(dāng)設(shè)計接口網(wǎng)絡(luò)兩種情況下 SFDR和總諧波失真的差異。諧振分流電感器轉(zhuǎn)換了ADC的原始阻抗，從而為濾波器提供可預(yù)測的負載阻抗。

圖6 在140MHz頻率下用AD82370驅(qū)動AD9236前后的波形

另外，分流電感有助于吸收所有的低頻閃爍噪聲和DC失調(diào)，不然它們會破壞0Hz頻率附近的本底噪聲?？逛忼X濾波器有助于抑制高頻寬帶噪聲，不然它們會造成帶內(nèi)混頻，而且它還有助于抑制驅(qū)動放大器輸出端出現(xiàn)的高頻諧波。

這樣就為工作在140MHz中心頻率的高IF采樣接收器提供了一種合適的解決方案。整個2MHz帶寬內(nèi)頻率響應(yīng)的均勻性小于±0.2dB，并且其組延時小于10ns。

圖7 在48MHz頻率下AD8351區(qū)動AD9244前后的波形

圖7提供了一個低頻率案例。該解決方案適合于可用帶寬為5 MHz的雙倍向下變頻IF采樣設(shè)計，其群延時小于100ns，通帶紋波小于±0.25dB。

在這種案例中，采用AD8351差分放大器驅(qū)動14bit，65 Msps的AD9244 CMOS ADC。還可以將同樣的設(shè)計方法用于先前的案例，會使級聯(lián)本底噪聲改進6dB以上，而SFDR可以提高10dB以上。

今日小編推薦：

基于智能手機系統(tǒng)架構(gòu)優(yōu)化的低功耗設(shè)計方案

采用32位超低功耗MCU的低成本電磁流量計方案