Layout版圖設(shè)計(jì)布局布線流程

布局前的準(zhǔn)備:

1 查看捕捉點(diǎn)設(shè)置是否正確.08工藝為0.1,06工藝為0.05,05工藝為0.025.

2 Cell名稱不能以數(shù)字開(kāi)頭.否則無(wú)法做DRACULA檢查.

3 布局前考慮好出PIN的方向和位置

4 布局前分析電路，完成同一功能的MOS管畫(huà)在一起

5 對(duì)兩層金屬走向預(yù)先訂好。一個(gè)圖中柵的走向盡量一致，不要有橫有豎。

6 對(duì)pin分類,vdd,vddx注意不要混淆,不同電位(襯底接不同電壓)的n井分開(kāi).混合信號(hào)的電路尤其注意這點(diǎn).

7 在正確的路徑下(一般是進(jìn)到~/opus)打開(kāi)icfb.

8 更改cell時(shí)查看路徑,一定要在正確的library下更改,以防copy過(guò)來(lái)的cell是在其他的library下,被改錯(cuò).

9 將不同電位的N井找出來(lái).

10 更改原理圖后一定記得check and save

11 完成每個(gè)cell后要?dú)w原點(diǎn)

12 DEVICE的 個(gè)數(shù) 是否和原理圖一至(有并聯(lián)的管子時(shí)注意)；各DEVICE的尺寸是否和原理圖一至。一般在拿到原理圖之后，會(huì)對(duì)布局有大概的規(guī)劃，先畫(huà)DEVICE，(DIVECE之間不必用最小間距,根據(jù)經(jīng)驗(yàn)考慮連線空間留出空隙)再連線。畫(huà)DEVICE后從EXTRACTED中看參數(shù)檢驗(yàn)對(duì)錯(cuò)。對(duì)每個(gè)device器件的各端從什么方向,什么位置與其他物體連線 必須 先有考慮(與經(jīng)驗(yàn)及floorplan的水平有關(guān)).

13 如果一個(gè)cell調(diào)用其它c(diǎn)ell，被調(diào)用的cell的vssx,vddx,vssb,vddb如果沒(méi)有和外層cell連起來(lái)，要打上PIN,否則通不過(guò)diva檢查.盡量在布局低層cell時(shí)就連起來(lái)。

14 盡量用最上層金屬接出PIN。

15 接出去的線拉到cell邊緣,布局時(shí)記得留出走線空間.

16 金屬連線不宜過(guò)長(zhǎng)；

17 電容一般最后畫(huà)，在空檔處拼湊。

18 小尺寸的mos管孔可以少打一點(diǎn).

19 LABEL標(biāo)識(shí)元件時(shí)不要用y0層，mapfile不認(rèn)。

20 管子的溝道上盡量不要走線;M2的影響比M1小.

21 電容上下級(jí)板的電壓注意要均勻分布；電容的長(zhǎng)寬不宜相差過(guò)大。可以多個(gè)電阻并聯(lián).

22 多晶硅柵不能兩端都打孔連接金屬。

23 柵上的孔最好打在柵的中間位置.

24 U形的mos管用整片方形的柵覆蓋diff層,不要用layer generation的方法生成U形柵.

25 一般打孔最少打兩個(gè)

26 Contact面積允許的情況下,能打越多越好,尤其是input/output部分,因?yàn)殡娏鬏^大.但如果contact阻值遠(yuǎn)大于diffusion則不適用.傳導(dǎo)線越寬越好,因?yàn)榭梢詼p少電阻值,但也增加了電容值.

27 薄氧化層是否有對(duì)應(yīng)的植入層

28 金屬連接孔可以嵌在diffusion的孔中間.

29 兩段金屬連接處重疊的地方注意金屬線最小寬度

30 連線接頭處一定要重疊，畫(huà)的時(shí)候?qū)⒃搮^(qū)域放大可避免此錯(cuò)誤。

31 擺放各個(gè)小CELL時(shí)注意不要擠得太近，沒(méi)有留出走線空間。最后線只能從DEVICE上跨過(guò)去。

32 Text2,y0層只是用來(lái)做檢查或標(biāo)志用,不用于光刻制造.

33 芯片內(nèi)部的電源線/地線和ESD上的電源線/地線分開(kāi)接;數(shù)模信號(hào)的電源線/地線分開(kāi)。

34 Pad的pass窗口的尺寸畫(huà)成整數(shù)90um.

35 連接Esd電路的線不能斷，如果改變走向不要換金屬層

36 Esd電路中無(wú)VDDX,VSSX,是VDDB,VSSB.

37 PAD和ESD最好使用M1連接，寬度不小于20um;使用M2連接時(shí),pad上不用打VIA孔,在ESD電路上打。

38 PAD與芯片內(nèi)部cell的連線要從ESD電路上接過(guò)去。

39 Esd電路的SOURCE放兩邊，DRAIN放中間。

40 ESD的D端的孔到poly的間距為4,S端到poly的間距為^+0.2.防止大電流從D端進(jìn)來(lái)時(shí)影響poly.

41 ESD的pmos管與其他ESD或POWER的nmos管至少相距70um以上。

42 大尺寸的pmos/nmos與其他nmos/pmos(非powermos和ESD)的間距不夠70um時(shí),但最好不要小于50um,中間加NWELL,打上NTAP.

43 NWELL和PTAP的隔離效果有什么不同?NWELL較深,效果較好.

44 只有esd電路中的管子才可以用2*2um的孔.怎么判斷ESD電路？上拉P管的D/G均接VDD,S接PAD;下拉N管的G/S接VSS,D接PAD.P/N管起二極管的作用.

45 擺放ESD時(shí)nmos擺在最外緣,pmos在內(nèi).

46 關(guān)于匹配電路，放大電路不需要和下面的電流源匹配。什么是匹配？使需要匹配的管子所處的光刻環(huán)境一樣。 匹配分為橫向，縱向，和中心匹配。

1221為縱向匹配，12為中心匹配（把上方1轉(zhuǎn)到下方1時(shí)，上方2也達(dá)到下方2位置） 21中心匹配最佳。

47 尺寸非常小的匹配管子對(duì)匹配畫(huà)法要求不嚴(yán)格.4個(gè)以上的匹配管子,局部和整體都匹配的匹配方式最佳.

48 在匹配電路的mos管左右畫(huà)上dummy,用poly,poly的尺寸與管子尺寸一樣,dummy與相鄰的第一個(gè)poly gate的間距等于poly gate之間的間距.

49 電阻的匹配，例如1，2兩電阻需要匹配，仍是1221等方法。電阻dummy兩頭接地vssx。

50 Via不要打在電阻體,電容(poly)邊緣上面.