<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 基于GC5016的并行多通道接收機(jī)研究

          基于GC5016的并行多通道接收機(jī)研究

          作者: 時(shí)間:2012-04-17 來源:網(wǎng)絡(luò) 收藏


          2 模塊功能描述
          2.1 數(shù)字下變頻(DDC)
          是一種靈活的寬帶四信道數(shù)字上下變頻器,可設(shè)計(jì)用于高速、高帶寬的數(shù)字信號處理應(yīng)用,例如3G蜂窩收發(fā)基站的發(fā)送和接收信道,也可用于通用目的的數(shù)字濾波。四個(gè)相同的處理信道可以獨(dú)立地配置為上變頻,下變頻或者兩上兩下的組合。本文將它們配置為四個(gè)下變頻通道,作為通用的數(shù)字濾波器使用。在四信道模式下輸入速率高達(dá)160 MSPS,無雜散動(dòng)態(tài)范圍為115 dB,16個(gè)255階的FIR濾波器,64個(gè)輸入/輸出位,提供靈活的I/O選項(xiàng)。
          在下變頻模式中,信道接收實(shí)數(shù)據(jù)或者復(fù)數(shù)據(jù),在選定的載波頻率上解調(diào),并進(jìn)行抽取,自動(dòng)增益放大,產(chǎn)生20位的輸出。信道的輸出信號經(jīng)過格式化后,以實(shí)數(shù)或者復(fù)數(shù)的形式加到四個(gè)輸出端口,完成數(shù)字下變頻。
          下變頻信道處理流程中,首先經(jīng)過接收輸入格式器(Receive Input Formatter,RINF)將ADC采樣的數(shù)據(jù)格式轉(zhuǎn)化為復(fù)輸入格式。在混頻段,通過接收輸入信道選擇(Receiver Input Selection,RSEL)、數(shù)控振蕩器(Numericallv Controlled Oscillator,NCO)和復(fù)混頻邏輯,將中頻信號載波頻率混頻搬移至0 Hz,形成零中頻信號或稱基帶信號?;祛l之后是5級的積分梳狀(Cascade Integrator Comb)抽取濾波器,提供1~256的整數(shù)倍抽取和復(fù)濾波??删幊痰挠邢逈_擊響應(yīng)濾波器(Programmable Finite Impulse Response Filter,PFIR)提供CIC的矯正,頻譜銳化以及進(jìn)一步的抽取,PFIR的抽取率是1~16倍。復(fù)功率計(jì)對信號增益進(jìn)行監(jiān)視,輸出下變頻之后的信號。
          2.2 基帶處理
          軟件無線電的基帶處理需要具有如下特征:強(qiáng)大的運(yùn)算能力、完全的靈活性、模塊化、可增減性和開放的體系結(jié)構(gòu)。FPGA以很高的集成度和靈活的可重新配置功能,非常適合軟件尢線電基帶處理領(lǐng)域。在FPGA中可以完成信號的載波估計(jì)和同步,符號時(shí)鐘估計(jì)和同步,信道均衡,信號的解調(diào)、解擴(kuò)等等。通過上位機(jī)的控制和交互,完成部分乃至全部的基帶處理,并將數(shù)據(jù)通過PCI總線送入計(jì)算機(jī),依靠廉價(jià)的PC以及其組成的計(jì)算機(jī)網(wǎng)絡(luò)完成部分基帶和上層數(shù)據(jù)的處理工作。
          2.3 重配置電路
          軟件無線電要求在一個(gè)通用的硬件平臺上實(shí)現(xiàn)各種通信功能,因此可重構(gòu)性必然成為軟件無線電的根本特性。FPGA可以根據(jù)不同的配置信息構(gòu)建不同的硬件電路,再配合微處理器或者其他可編程器件來模擬FPGA的配置時(shí)序,這就可以實(shí)現(xiàn)對FPGA重配置的控制。在此思想指導(dǎo)下,本文利用CPLD的通用I/O口產(chǎn)生配置時(shí)序,通過PCI總線傳送新的配置文件,在上位機(jī)的控制下,實(shí)現(xiàn)了對FPGA的重新配置。上/下變頻芯片的重配置與FPGA相同,被控芯片和上位機(jī)的相互配合即在一定程度上實(shí)現(xiàn)了系統(tǒng)的在線重構(gòu)技術(shù)。PCI9054芯片用于FPGA,CPLD和PCI總線之間的橋接工作,已經(jīng)相當(dāng)成熟,在此不再贅述。

          3 濾波器理論分析
          芯片包含兩類濾波器,CIC(級聯(lián)積分梳狀)濾波器和PFIR(可編程有限沖擊響應(yīng))濾波器。CIC濾波器已被證明在高速抽取或插值系統(tǒng)中是非常有效的單元。在下變頻中CIC可以將中頻采樣的信號按需要降低到基帶。CIC濾波器是IIR和FIR濾波器的組合,它能用簡單的結(jié)構(gòu)、較少的資源靈活地實(shí)現(xiàn)輸入、輸出數(shù)字信號的速率變換,往往在DDC中用作第一級處理。
          FIR濾波器,即有限沖擊響應(yīng)濾波器是指沖激響應(yīng)函數(shù)h(n)為有限個(gè)值的數(shù)字濾波器。FIR濾波器具有許多獨(dú)特的優(yōu)越性,除了可以做成具有嚴(yán)格的線性相位外,還可以滿足任意的幅度特性要求,也不存在不穩(wěn)定問題,且設(shè)計(jì)相對成熟。
          理論分析中采用了實(shí)信號形式進(jìn)行分析,而實(shí)際的芯片處理通過模塊復(fù)制實(shí)現(xiàn)了復(fù)信號的處理。
          3.1 CIC濾波器
          CIC濾波器用來實(shí)現(xiàn)第一級的整數(shù)倍抽取,如圖3所示。該濾波器的沖激響應(yīng)具有如下形式:

          本文引用地址:http://www.ex-cimer.com/article/186573.htm

          l.jpg


          i.jpg



          關(guān)鍵詞: 5016 GC 并行 多通道

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();