網(wǎng)絡(luò)化虛擬測控系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
1．2 硬件系統(tǒng)設(shè)計(jì)
虛擬測控系統(tǒng)硬件系統(tǒng)包括PCI接口卡和基于Nios II的嵌入式SOPC系統(tǒng)。PCI接口卡采用PLX公司生產(chǎn)的PCI9054接口芯片，采用PCI9054局部總線工作模式C，該模式時序控制比較簡單，非復(fù)用32位地址／數(shù)據(jù)總線，PCI總線通過PCI9054內(nèi)部FIFO實(shí)現(xiàn)對局部總線進(jìn)行單周期的I／O讀寫操作，支持DMA操作。為提高計(jì)算機(jī)與SOPC系統(tǒng)之間的數(shù)據(jù)傳輸效率，借鑒文獻(xiàn)的設(shè)計(jì)方法，PCI接口卡使用2片雙向FIFO存儲器IDT7 204(4kx9)實(shí)現(xiàn)支持DMA操作，分別用于PCI總線讀寫數(shù)據(jù)，其讀寫邏輯信號FPGA實(shí)現(xiàn)，DMA傳輸時序如圖2所示，其對應(yīng)的FPGA讀寫邏輯狀態(tài)圖可表示為圖3所示。本文引用地址：http://www.ex-cimer.com/article/186898.htm
相對于PCI9054，HOLD、ADS#、BLAST、LWR#、LA[31．．2]為輸出信號，READY#、LHOLDA為輸入信號，LD[31．．0]是雙向信號。由于本實(shí)驗(yàn)儀器數(shù)據(jù)傳輸寬度為8位，局部地址線最低2位LA0和LA1分別由BE0和BE1信號提供，數(shù)據(jù)對齊方式采用大端模式(由BIGEND#引腳及寄存器決定的)。對Local端為I／O類型的引腳，需要根據(jù)實(shí)際情況和引腳極性上拉或下拉電阻，如ADS#、HOLD、局部地址信號等。圖3中DMA方式讀數(shù)據(jù)邏輯狀態(tài)圖轉(zhuǎn)換描述如下：當(dāng)檢測到HOLD=1時，在下個時鐘周期賦值HOLDA=1，轉(zhuǎn)到狀態(tài)S1；ADS#下降沿到達(dá)時，從LA[31．．2]及BE1、BE0讀取地址，轉(zhuǎn)到狀態(tài)S2；如果LWR#=1(讀數(shù)據(jù))且BLAST=1、READY#=0，轉(zhuǎn)到狀態(tài)S3；在下一個時鐘周期上升沿從本地?cái)?shù)據(jù)總線LD[0．．7]把數(shù)據(jù)讀入到PC19054內(nèi)部，循環(huán)讀取數(shù)據(jù)直至BLAST信號下降沿出現(xiàn)，轉(zhuǎn)到S4；如果HOLD=1、HOLDA=1，則轉(zhuǎn)到S1，否則轉(zhuǎn)到S0。
SOPC系統(tǒng)使用CYCLONEII系列可編程邏輯器件EP2C5F256C8，通過SOPC Builder定制和仿真NioslI微處理器及其外圍系統(tǒng)，包括軟核CPU、并行輸入輸出(PIO)、多通道A／D及D／A轉(zhuǎn)換控制邏輯、UART串行接口、網(wǎng)絡(luò)控制邏輯、計(jì)數(shù)器／定時器、雙口FIFO控制器、SRAM控制器以及FLAS H控制器等外圍設(shè)備組成等。其中，PIO用于SOPC系統(tǒng)與外部設(shè)備的數(shù)字量輸入輸出；網(wǎng)絡(luò)控制邏輯與以太網(wǎng)接口芯片LAN91C111實(shí)現(xiàn)SO PC系統(tǒng)與外部設(shè)備之間的網(wǎng)絡(luò)通信。LAN91C111是SMSC公司生產(chǎn)的10M／100M以太網(wǎng)接口控制芯片，它通過8、16、32位總線與嵌入系統(tǒng)連接，是理想的NIOSII微處理系統(tǒng)以太網(wǎng)解決方案。上述接口控制邏輯均由SOPC Builder工具選擇相應(yīng)的IP核及其相應(yīng)的VHDL，通過編譯整個系統(tǒng)建立一個完整的嵌入式系統(tǒng)。SOPC系統(tǒng)不僅接收主機(jī)命令以及數(shù)據(jù)傳輸，而且可以與其他外部設(shè)備進(jìn)行通信。
為保證測控系統(tǒng)的可靠性和通用性，電路設(shè)計(jì)采用以下關(guān)鍵技術(shù)：
1)多通道模擬信號采集與控制該模塊由輸入信號差模轉(zhuǎn)換電路、8選1模擬開關(guān)MPC508A、AD公司的集成程控信號放大器AD620、跟隨器、1片采樣速率高達(dá)2．2 MHz、14位高速模數(shù)轉(zhuǎn)換器MAX1201、緩沖驅(qū)動電路以及光電耦合隔離器TIL300電路組成。其工作過程為，多路輸入模擬量(0～5V)首先由低噪聲、寬頻帶運(yùn)算放大器MAX4108組成差分電路把傳感器信號轉(zhuǎn)化為差分信號來消除電路干擾，并由模擬選擇開關(guān)ADG526A選通一路模擬信號，然后經(jīng)過程控信號放大器AD620放大同時使輸入信號由差分轉(zhuǎn)化為單端信號進(jìn)入A／D轉(zhuǎn)換器MAX1201。MAX1201輸出的數(shù)字信號經(jīng)過光電耦合隔離器進(jìn)入FIFO緩沖區(qū)，緩沖區(qū)滿時通過向單片機(jī)或PC機(jī)發(fā)出中斷請求信號實(shí)現(xiàn)數(shù)據(jù)的讀取。
程控信號放大器AD620的增益放大倍數(shù)有×1、×2、×10、×100、×1 000五檔，由FPGA中的信號通道控制邏輯控制AD620的放大倍數(shù)，提高對傳感器信號的適應(yīng)性。模數(shù)轉(zhuǎn)換器MAX1201內(nèi)部有數(shù)字誤差自校正和自校正功能，具有良好的信噪比和抗諧波失真特性。差分轉(zhuǎn)換電路不僅能夠提高抗干擾性能，而且還可以增大信號的量程。采用A／D轉(zhuǎn)換器MAX1201的目的是，提高信號的轉(zhuǎn)換精度，并且接口電路簡單、便于與FIFO連接。MAX1201的工作方式分為程序啟動、外部觸發(fā)信號啟動。A／D轉(zhuǎn)換速率由SOPC系統(tǒng)定時器產(chǎn)生的波形頻率控制，根據(jù)A／D轉(zhuǎn)換結(jié)束標(biāo)志由FPGA中的采樣控制邏輯自動完成采樣數(shù)據(jù)的存儲。
評論