窄脈沖小信號運(yùn)算放大電路的設(shè)計(jì)與實(shí)現(xiàn)

摘要：文中設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)窄脈沖小信號運(yùn)放電路。在文章的開始首先介紹了運(yùn)放的使用背景以及這次設(shè)計(jì)的目的，然后介紹了設(shè)計(jì)思路和具體的電路實(shí)現(xiàn)，最后對該運(yùn)放進(jìn)行測試。測試表明該運(yùn)放能夠?qū)ι仙貫?0ns的窄脈沖小信號進(jìn)行放大。
關(guān)鍵詞：運(yùn)放；窄脈沖；小信號

運(yùn)算放大器是具有很高放大倍數(shù)的電路單元。在實(shí)際電路中，通常結(jié)合反饋網(wǎng)絡(luò)共同組成某種功能模塊。由于早期應(yīng)用于模擬計(jì)算機(jī)中，用以實(shí)現(xiàn)數(shù)學(xué)運(yùn)算，故得名“運(yùn)算放大器”。運(yùn)放是一個(gè)從功能的角度命名的電路單元，可以由分立的器件實(shí)現(xiàn)，也可以實(shí)現(xiàn)在半導(dǎo)體芯片當(dāng)中。隨著半導(dǎo)體技術(shù)的發(fā)展，大部分的運(yùn)放是以單芯片的形式存在。運(yùn)放的種類繁多，廣泛應(yīng)用于電子行業(yè)中。
文中介紹的就是一種以三個(gè)芯片級聯(lián)而成的差分運(yùn)算放大器，該運(yùn)放能實(shí)現(xiàn)窄脈沖小信號放大，脈沖的上升沿可以達(dá)到50ns。

1 設(shè)計(jì)目的
根據(jù)項(xiàng)目需要，本次設(shè)計(jì)的差分運(yùn)算放大器是用于放大檢波器輸出的信號的，由于接收機(jī)接受的信號是小信號脈沖調(diào)制，因此設(shè)計(jì)的運(yùn)放必要能夠放大小信號窄脈沖。因?yàn)樵谛⌒盘柷闆r下，檢波器輸出為毫伏級別，而指標(biāo)要求輸出在-2～+2V之間，所以設(shè)計(jì)的差分放大電路放大倍數(shù)約100倍。

2 設(shè)計(jì)思路
由于此次設(shè)計(jì)的運(yùn)放是為了放大脈沖信號的，所以必須要考慮脈沖信號上升沿的問題，如果上升沿時(shí)間太大會(huì)導(dǎo)致脈沖信號的失真，因此設(shè)計(jì)的最初就是要限定脈沖信號上升沿時(shí)間T50ns。由于脈沖信號的帶寬和上升沿存在如下關(guān)系：F×T=3．5(F表示帶寬)，可知上升沿時(shí)間越小，帶寬就越大，當(dāng)上升沿時(shí)間T=50ns時(shí)．帶寬就要達(dá)到70MHz。因?yàn)檫\(yùn)放的帶寬和增益成反比，如果只使用一級運(yùn)放，在達(dá)到要求帶寬的同時(shí)增益就達(dá)不到要求的100，因此本次設(shè)計(jì)的運(yùn)放采用兩級放大結(jié)構(gòu)，每級放大10倍。

3 相關(guān)電路
從以上分析可知本次運(yùn)放電路采用兩級結(jié)構(gòu)。第一級首先對基帶信號進(jìn)行差分放大，芯片選擇AD公司的ADA4817-1和ADA4817-2，第一級放大電路如圖1所示。

第一級放大所用的芯片ADA4817-1(單通道)和ADA4817-2 (雙通道)FastFET放大器是單位增益穩(wěn)定、超高速電壓反饋型放大器，具有FET輸入。這些放大器采用ADI公司專有的超高速互補(bǔ)雙極型(XFCB)工藝，這一工藝可使放大器實(shí)現(xiàn)高速和超低的噪聲(4nV／√Hz；2．5 fA／√Hz)以及極高的輸入阻抗。