中頻數(shù)字化正交解調(diào)結(jié)構(gòu)介紹

傳統(tǒng)的中頻數(shù)字化正交解調(diào)系統(tǒng)中芯片選擇的限制及成本的大幅上升。為此提出了一種新的中頻數(shù)字化正交解調(diào)系統(tǒng)結(jié)構(gòu)，在保留高速A/D的高數(shù)據(jù)率輸出的同時(shí)，大幅降低現(xiàn)場(chǎng)可編程門(mén)陣列工作頻率，并進(jìn)行了仿真，驗(yàn)證了系統(tǒng)結(jié)構(gòu)的可行性。

　　1 數(shù)字正交解調(diào)原理

　　數(shù)字正交解調(diào)結(jié)構(gòu)如圖1所示，參考和回波中頻模擬信號(hào)經(jīng)由2個(gè)A/D轉(zhuǎn)換器同步采樣量化，然后把數(shù)據(jù)送入現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中實(shí)現(xiàn)數(shù)字下變頻。在FPGA中，將參考中頻的采樣結(jié)果輸入數(shù)字鎖相環(huán)進(jìn)行鎖相之后，產(chǎn)生2路正交的數(shù)字中頻載波信號(hào)。分別與回波中頻信號(hào)的采樣結(jié)果相乘，實(shí)現(xiàn)頻域的搬移。再分別進(jìn)行數(shù)字濾波得到I、Q 2路正交數(shù)字基帶信號(hào)后，將數(shù)據(jù)輸出至后端數(shù)據(jù)處理單元。

　　2 數(shù)據(jù)正交解調(diào)系統(tǒng)設(shè)計(jì)

　　圖2所示為本文提出的中頻正交解調(diào)結(jié)構(gòu)框圖，針對(duì)高速A/D轉(zhuǎn)換器數(shù)據(jù)率大的特點(diǎn)，在FPGA內(nèi)部，通過(guò)DEMUX將回波中頻采樣數(shù)據(jù)x(n)拆分為奇序列xo(n)和偶序列xe(n)，分別進(jìn)行處理，使數(shù)據(jù)速率降為原先的一半。同時(shí)，為了使載波序列與X(n)拆分后序列正確匹配相乘，數(shù)字鎖相環(huán)輸出調(diào)整為2組4路載波信號(hào)： cos_odd與sin_odd、cos_even與sin_even與相應(yīng)的回波拆分序列相乘。得到4路混頻信號(hào)xl_odd(n)與xl_even(n)， xQ_odd(n)與xQ_even(n)輸入數(shù)字濾波器。

　　由式(3)、式(5)可得一種新的數(shù)字濾波器結(jié)構(gòu)形式(見(jiàn)圖3)，其特點(diǎn)在于將數(shù)字信號(hào)序列拆分為2路，同時(shí)將濾波器系數(shù)拆分成2個(gè)子濾波器，通過(guò)2個(gè)子濾波器對(duì)2路拆分信號(hào)的濾波輸出組合得到對(duì)原數(shù)字信號(hào)序列濾波輸出的奇數(shù)項(xiàng)和偶數(shù)項(xiàng)。經(jīng)過(guò)上述處理，子濾波器的工作頻率可降為原濾波器頻率的一半，因此在具體實(shí)現(xiàn)時(shí)可獲得比原濾波器更高的工作頻率，這樣合成濾波器的工作頻率可達(dá)到原濾波器工作頻率的2倍以上。

　　最后將2組混頻輸出信號(hào)xl_odd(n)與xl_even(n)，xQ_odd(n)與xQ_even(n)分別通過(guò)2個(gè)數(shù)字濾波器后，就可以得到解調(diào)后的正交基帶信號(hào)I，Q。