IDT70V9289的典型應用電路設計

　　ADSL：地址選通使能，低電平有效，優(yōu)先級高于其他引腳。

　　3 應用舉例

　　以IDT70V9289為核心，配以適當?shù)目刂菩盘?，即可使不同傳輸方式的雙路高速數(shù)據(jù)流實現(xiàn)無損傳輸。下面以某高速誤碼儀與CY7C68013型高速USB單片機的連接為例，介紹IDT70V9289的應用及應注意的問題。

　　3.1 讀模式選擇

　　在設計中，高速誤碼儀的Virtex_II XC2V250與CY7C68013進行數(shù)據(jù)交換，由于CY7C68013采用突發(fā)方式傳輸且傳輸速度高達300Mbit/s，而Virtex-II XC2V250只能檢測連續(xù)數(shù)據(jù)流的誤碼，因此正好可以應用IDT70V9289實現(xiàn)高速數(shù)據(jù)流的無損傳輸。IDT70V9289提供二種讀數(shù)據(jù)模式(流通模式和流水線模式)。為了實現(xiàn)高速傳輸和降低時序設計的復雜度，設計選擇了流水線模式。下面簡述二種模式的區(qū)別。

　　(1)結(jié)構(gòu)差別

　　二者在寫入過程中完全一樣，都是通過輸入寄存器緩沖數(shù)據(jù)，但在讀出過程中，流水線模式通過輸出寄存器緩沖數(shù)據(jù)而流通模式則沒有。如圖2所示，在流水線模式中輸入寄存器和輸出寄存器工作在同一時鐘邊沿。

　　(2)時序差別

　　結(jié)構(gòu)差別反映在時序關(guān)系上就是流通模式的數(shù)據(jù)輸出比流水線模式提前一周期，并與存儲器陣列的讀數(shù)據(jù)同在一個時鐘周期，并與存儲器陣列的讀數(shù)據(jù)同在一個時鐘周期，如圖3所示，這樣，可以實現(xiàn)地址輸入和數(shù)據(jù)輸出的同步，從而滿足一些電路的時序要求;而流水線模式由于有輸出寄存器，其輸出引腳上的讀數(shù)據(jù)在幾乎整個時鐘周期內(nèi)都是可用的，因而為器件取數(shù)據(jù)提供最佳的建立時間，并允許在更高的時鐘頻率下進行操作，同時設計者也無需擔心電路設計技巧和定時通路。更要注意的是：由于存在這種時序差別，設計者在選擇讀模式時，要考慮到相應的時序變化，以免造成讀取數(shù)據(jù)錯誤。