基于Intel 8254的運(yùn)動(dòng)平臺(tái)數(shù)／模轉(zhuǎn)換電路設(shè)計(jì)

數(shù)據(jù)線D0～D7與CPU的數(shù)據(jù)總線相連接，是雙向三態(tài)的數(shù)據(jù)線，用于與CPU交換信息。讀信號(hào)RD是一個(gè)低電平有效的由CPU發(fā)來的控制信號(hào)，RD信號(hào)通知8254，CPU要讀8254中的某個(gè)通道的計(jì)數(shù)值或狀態(tài)字，也就是說由RD來讀取8254中的某個(gè)計(jì)數(shù)器的相關(guān)內(nèi)容；WR是一個(gè)低電平有效的由CPU發(fā)來的控制信號(hào)，CPU通過此信號(hào)向8254發(fā)送控制字和計(jì)數(shù)值；片選信號(hào)CS是一個(gè)低電平有效的信號(hào)，CPU用此信號(hào)來選擇8254。在芯片不被選中的情況下，讀信號(hào)和寫信號(hào)沒有意義，也不起作用；地址線A1，A0一般接到系統(tǒng)地址總線的A1，A0上，它們的功能是編碼選擇3個(gè)通道和1個(gè)控制寄存器，其端口編碼略，CS，RD，WR，A1和A0組合起來才能對(duì)寄存器進(jìn)行選擇和操作。
CLK0～CLK2是3個(gè)通道的外部時(shí)鐘脈沖收入線，是8254作計(jì)數(shù)器或定時(shí)器的計(jì)數(shù)脈沖；GATE0～GATE2是3個(gè)通道的門控信號(hào)輸入線，高電平有效，用于啟動(dòng)或禁止通道工作的外部信號(hào)；OUT0～OUT2是3個(gè)通道的計(jì)數(shù)為0／定時(shí)時(shí)間到脈沖輸出線，輸出波形取決于8254通道的工作方式。
8254的每一個(gè)計(jì)數(shù)器都有6種工作方式。不同的工作方式下，計(jì)數(shù)過程的啟動(dòng)方式不同，OUT端的輸出波形不同，自動(dòng)重復(fù)功能、GATE的控制作用以及更新計(jì)數(shù)初值對(duì)計(jì)數(shù)過程的影響也不完全相同。同一芯片中的3個(gè)計(jì)數(shù)器，可以分別編程選擇不同的工作方式。三自由度運(yùn)動(dòng)平臺(tái)數(shù)／模轉(zhuǎn)換電路中的計(jì)數(shù)器使用了方式1和方式2。
2．1．1 工作方式1
8254工作方式1——可編程單次脈沖，是一種硬件啟動(dòng)計(jì)數(shù)工作方式，不能自動(dòng)重復(fù)但通過GATE的正跳變可使計(jì)數(shù)過程重新開始。在寫入方式1的控制字后，OUT成為高電平，在寫入計(jì)數(shù)初值后，要等GATE信號(hào)出現(xiàn)正跳變時(shí)才能開始計(jì)數(shù)。在下一個(gè)CLK脈沖到來后，OUT變低，將計(jì)數(shù)初值送入計(jì)數(shù)器并開始減1計(jì)數(shù)，直到計(jì)數(shù)器減到0后OUT變?yōu)楦唠娖健?br /> 計(jì)數(shù)過程一旦啟動(dòng)，GATE即使變成低電平也不會(huì)使計(jì)數(shù)中止。計(jì)數(shù)完成后若GATE再來一個(gè)正跳變，計(jì)數(shù)過程又重復(fù)1次。也就是說對(duì)應(yīng)GATE的每一個(gè)正跳變，計(jì)數(shù)器都輸出1個(gè)寬度為N*TCLK(其中N為計(jì)數(shù)初值，TCLK為CLK信號(hào)的周期)的負(fù)脈沖，因此稱這種方式為可編程單次脈沖方式，計(jì)數(shù)初值N=3的工作波形圖如圖3所示。

在計(jì)數(shù)過程啟動(dòng)之后計(jì)數(shù)完成之前，若GAFE又發(fā)生正跳變，則計(jì)數(shù)器又從初值開始重新計(jì)數(shù)，OUT端仍為低電平，兩次的計(jì)數(shù)過程合在一起使OUT輸出的負(fù)脈沖加寬了。