多波形雷達(dá)回波中頻模擬器設(shè)計

根據(jù)隨機信號理論，對均勻分布的隨機數(shù)進(jìn)行白化處理，可實現(xiàn)具有良好統(tǒng)計特性的高斯白噪聲。系統(tǒng)首先采用2個獨立的m序列發(fā)生器產(chǎn)生[0，1]區(qū)間上均勻分布的偽隨機數(shù)，m序列發(fā)生器的硬件結(jié)構(gòu)如圖6所示，其中Co和Cn為對應(yīng)m序列多項式的系數(shù)，取值為0和1。
然后將產(chǎn)生的一對偽隨機數(shù)通過Box_Muller變換可以得到一對相互獨立的符合標(biāo)準(zhǔn)正態(tài)分布的偽隨機數(shù)m和n，正好作為噪聲產(chǎn)生器的同相分量和正交分量。Box_Muller變換公式為：

式中：x，y即為前述2個互相獨立的在(0，1)上均勻分布的偽隨機數(shù)。
由于Box_Muller變換需要用到兩個非線性函數(shù)和cos 2πy，而非線性運算很難在實際數(shù)字電路系統(tǒng)中實現(xiàn)，故實際中需要構(gòu)建相應(yīng)查找表實現(xiàn)非線性運算，分別記作sqrt_lut和sincos_lut。設(shè)sqrt_lut和sincos_Iut的輸出量化數(shù)據(jù)長度為L1和L2位，獨立變量m和n的定點長度分別為N1和N2位。則當(dāng)采用均勻量化方案時，sqrt_lut和sincos_lut所需的存儲空間分別為2N1×L1和2N2×L2?？梢钥闯?，如果直接實現(xiàn)查找表功能，當(dāng)N1和N2較大時，對應(yīng)的存儲空間是相當(dāng)可觀的。
為了壓縮存儲空間，對sincos_lut，可以只存儲第一象限的正余弦值。其他象限則通過符號調(diào)整得到，這樣可以將sincos_lut占用存儲空間減少到原來的1／4。更進(jìn)一步，還可以對非線性曲線進(jìn)行分段折線近似，在實際查找表中只存儲各折線段的起始位置及對應(yīng)斜率。也可以大幅度減少所需查找表的數(shù)量，該策略同樣適用于sqrt_lut查找表。
得到一對相互獨立的符合標(biāo)準(zhǔn)正態(tài)分布變量m和n后，還要對其進(jìn)行低通濾波，以適應(yīng)對應(yīng)的信號帶寬。由于I路與Q路的濾波特性完全相同，為進(jìn)一步節(jié)省資源，可采用一個支持雙通道操作的濾波器同時完成I路與Q路的濾波。這可以通過ISE集成開發(fā)環(huán)境中Core Generator中的FIR IP核來方便實現(xiàn)。濾波器系統(tǒng)可由上位機根據(jù)所需帶寬，傳遞相應(yīng)系數(shù)給DSP，繼而傳遞給FPGA。
噪聲功率調(diào)整模塊可根據(jù)設(shè)定信噪比的不同，乘以相應(yīng)系數(shù)，對產(chǎn)生的帶限高斯白噪聲幅度進(jìn)行調(diào)整。

4 結(jié)論
本系統(tǒng)基于自主產(chǎn)生的原理，選用DSP和FPGA為核心處理器，通過合理的算法設(shè)計，實現(xiàn)了可兼容多種雷達(dá)波形的中頻雷達(dá)回波模擬器的設(shè)計，采用改進(jìn)的基于存儲轉(zhuǎn)發(fā)的數(shù)字脈沖延時方法，在達(dá)到8 ns的最小延時步長的同時，降低了對系統(tǒng)的硬件要求。系統(tǒng)的另一個關(guān)鍵模塊是數(shù)字噪聲發(fā)生器，其參數(shù)可以進(jìn)行實時修改，極大地提高了噪聲發(fā)生器的靈活性，與其他同類型設(shè)計相比，具有工作速度快，資源利用率高，硬件結(jié)構(gòu)簡單等特點。最后采用DDS、數(shù)字正交上變頻等器件，實現(xiàn)了精確的復(fù)雜頻率調(diào)制、相位調(diào)制和幅度調(diào)制，保證了系統(tǒng)的靈活性、高兼容性和集成化程度。