提升ADC分辨率的電路設(shè)計(jì)

　　在模擬多路復(fù)用器達(dá)到穩(wěn)定之后，快速比較器IC1立刻完成適當(dāng)?shù)脑鲆嬖O(shè)置。比較器的閾值電壓使信號(hào)被IC6 和IC7放大后不會(huì)飽和或嵌位。AD8561 比較器的響應(yīng)時(shí)間為7 ns，它提供一個(gè)鎖定信號(hào)，能夠在放大器達(dá)到穩(wěn)定期間和ADC捕獲信號(hào)期間保持增益不變。通常的PGA配置要求用戶在輸入端施加信號(hào)之前預(yù)先設(shè)置放大器的增益。圖2中的PGA具有自動(dòng)設(shè)置增益范圍的特點(diǎn)，它能夠選擇最適當(dāng)?shù)腜GA增益以獲得最高精度而不引起信號(hào)飽和或嵌位。比較器包含滯后電路，以便在信號(hào)接近某一個(gè)具體增益范圍限制時(shí)減少設(shè)置的增益變化。該電路能自動(dòng)將ADC的精度提高到19位，同時(shí)又能保持其1MSPS的全速采樣速率。
　　IC6 使用1或8的增益設(shè)置對(duì)多路復(fù)用器的輸出信號(hào)進(jìn)行放大，如果需要提供最大可達(dá)到25的不同增益，可以改變反饋網(wǎng)絡(luò)電阻。模擬開關(guān)IC3控制增益的設(shè)置。運(yùn)算放大器AD8021的高增益帶寬乘積能提供足夠的帶寬，因而其補(bǔ)償電容對(duì)所有的增益保持相同。放大器IC7 為ADC產(chǎn)生差分輸入信號(hào)。比較器和放大器的建立時(shí)間以及ADC的捕獲時(shí)間都遠(yuǎn)小于ADC 的1μs的轉(zhuǎn)換時(shí)間。ADC兩個(gè)輸入端的RC噪聲濾波器R1/C1和R2/C2，它們占用額外時(shí)間。這些濾波器限制PGA的噪聲帶寬。當(dāng)IC7 的增益為-1時(shí)，PGA是數(shù)據(jù)采集系統(tǒng)主要的噪聲源。
　　圖3示出該電路設(shè)計(jì)的線性誤差。在這種最高增益設(shè)置條件下達(dá)到如此低的線性誤差（圖中示出最大值為0.44 LSB，最小值為-0.37 LSB）并非易事。這相當(dāng)于±0.9 ppm的典型誤差。當(dāng)增益為8時(shí)，輸出噪聲為85 μV rms。如果需要，可以利用軟件平均進(jìn)一步減少噪聲。圖4示出使用AD7677評(píng)估板構(gòu)成的完整數(shù)據(jù)采集系統(tǒng)，印制電路板面積為15×30 mm。

See Fig 3 of original article）
圖3 數(shù)據(jù)采集系統(tǒng)對(duì)于所有可能ADC數(shù)字量的線性誤差