DSP在六自由度電磁跟蹤系統(tǒng)中的應(yīng)用

　　從這部分電路可以看到，DSP 不直接與數(shù)／模轉(zhuǎn)換模塊接口，而是利用CPLD屏蔽A／D轉(zhuǎn)換的初始化以及讀寫(xiě)操作過(guò)程，并將兩個(gè)A／D 轉(zhuǎn)換單元通過(guò)FIFO緩存后映射到DSP的10空間。這樣DSP可以在未知ADC控制方式的情況下，通過(guò)定 時(shí)訪問(wèn)外設(shè)的方式來(lái)獲得4個(gè)通道的模數(shù)轉(zhuǎn)換后的數(shù)據(jù)。這種方法大大提高了DSP的工作效率，而且當(dāng)系 統(tǒng)要求增加ADC的數(shù)目時(shí)，不需要改變電路，極大的提高了系統(tǒng)的可擴(kuò)展性。

　　電路中兩片A／D除了片選控制信號(hào)以外其 他的數(shù)據(jù)總線(xiàn)以及控制總線(xiàn)全部是分別連在一起 的。將片選控制與其他控制分開(kāi)的原因在于：A／ D芯片的初始化以及轉(zhuǎn)換過(guò)程需要同時(shí)完成，但 是數(shù)據(jù)的輸出需要分別完成，否則會(huì)出現(xiàn)總線(xiàn)沖 突。ADC時(shí)序控制框圖如圖5所示。

　　AD7862最高采樣率可到250 kHz，然而根據(jù) 正弦信號(hào)抽樣的基本原則，抽樣率應(yīng)為原信號(hào)的 整數(shù)倍，又考慮到對(duì)抽樣后的數(shù)據(jù)做DFT運(yùn)算時(shí) 希望數(shù)據(jù)點(diǎn)數(shù)N 最好為2的整次冪，因此設(shè)計(jì)系 統(tǒng)實(shí)際采樣率為128 kHz。

　　3 系統(tǒng)的軟件設(shè)計(jì)

　　TMS32O5416的軟件設(shè)計(jì)主要包括初始化程 序，主程序，外部中斷程序，定時(shí)器中斷程序和串 行口中斷程序。初始化程序完成DSP及外圍芯片 的初始化，主程序?qū)⒉杉降臄?shù)據(jù)濾波后進(jìn)行 FFT運(yùn)算提取幅度值。串行口中斷程序完成接收 矩陣的發(fā)送。系統(tǒng)軟件的工作流程如圖6所示，當(dāng)模擬信號(hào)進(jìn)來(lái)并開(kāi)始采樣時(shí)，即發(fā)射部分的時(shí)序控制邏輯為OO時(shí)，產(chǎn)生INT1，DSP開(kāi)啟定時(shí)器中斷并設(shè)置定 時(shí)器的值為2 ms。定時(shí)器中斷后，DSP從FIFO 中讀取前2 ms時(shí)間段內(nèi)采集到的所有數(shù)據(jù)，