基于分布式參數(shù)電路模型檢測(cè)電纜故障

2.1 主要IP核設(shè)計(jì)
　(1)UART內(nèi)核：通用異步接收器/發(fā)送器。UART內(nèi)核執(zhí)行RS-232協(xié)議，它為FPGA上的嵌入式系統(tǒng)和外部設(shè)備提供了串行字符流的通信方式。
帶Avalon接口[4]的JTAG-UART內(nèi)核還提供Nios CPU系統(tǒng)到PC機(jī)的連接通路，通過(guò)JTAG-UART在PC機(jī)上調(diào)試Nios CPU所需要的程序，并通過(guò)監(jiān)控程序?qū)φ麄€(gè)系統(tǒng)的運(yùn)行進(jìn)行控制。
　(2)PIO內(nèi)核：并行輸入/輸出內(nèi)核。它提供Avalon從控制器端口到通用I/O口間的映射接口。該IP核是常規(guī)的外設(shè)控制接口。通過(guò)PIO，實(shí)現(xiàn)開(kāi)關(guān)量讀取，鍵盤輸入，對(duì)LED、LCD等外設(shè)進(jìn)行控制。SoPC Builder中提供了PIO內(nèi)核，可以很容易將PIO內(nèi)核集成到SoPC Builder生成的系統(tǒng)中。
　(3)EPCS內(nèi)核：帶Avalon接口的EPCS設(shè)備控制器內(nèi)核。EPCS包含1 KB的片內(nèi)存儲(chǔ)器。該IP核允許NiosⅡ系統(tǒng)訪問(wèn)EPCS串行配置芯片，管理FPGA配置數(shù)據(jù)，主要用于存儲(chǔ)程序代碼或一些非易失性數(shù)據(jù)，本系統(tǒng)中用于波形存儲(chǔ)。
(4)三態(tài)總線橋：該IP核是Avalon和Avalon-Tri BUS總線以及Avalon和Wishbone總線的橋接控制器，用于連接兩種不同總線。考慮A/D轉(zhuǎn)換器等外設(shè)需要自行開(kāi)發(fā)I2C配置接口，這些外設(shè)不能直接連到Avalon總線上，需要通過(guò)橋接控制器并以IP核的形式通過(guò)SoPC Builder連接到系統(tǒng)的Avalon總線上。
2.2 信號(hào)的收發(fā)
2.2.1 信號(hào)的產(chǎn)生與發(fā)送
　從微波理論可知，發(fā)送信號(hào)的頻率越高越接近于長(zhǎng)線理論[5]，即滿足電纜分布式參數(shù)沿線均勻條件。但信號(hào)頻率越高，線路的高頻損耗越大，信號(hào)容易畸變，給檢測(cè)也會(huì)帶來(lái)困難。在SoPC中，信號(hào)的產(chǎn)生以及信號(hào)的頻率和幅度可方便地由軟件調(diào)整。實(shí)驗(yàn)測(cè)定，若測(cè)距在10 km左右，信號(hào)的頻率大約在1.5 MHz~150 MHz為宜。
考慮到SoPC器件的驅(qū)動(dòng)能力微弱，不能直接發(fā)送給被測(cè)電纜，必須要經(jīng)過(guò)一定的放大，故末端采用高頻變壓器加上高頻晶體管射極驅(qū)動(dòng)電路的形式。
2.2.2 A/D轉(zhuǎn)換模塊
采用Analog Devices公司的8位模數(shù)轉(zhuǎn)換器AD9481，該轉(zhuǎn)換器采樣頻率可達(dá)200 MHz，具有高速、低功耗、體積小的特點(diǎn)。適合高采樣頻率和寬帶寬的場(chǎng)合。為解決信號(hào)小不易檢測(cè)的矛盾，應(yīng)加入前置放大級(jí)。參考AD9481數(shù)據(jù)手冊(cè)，采用了AC耦合、雙極性放大器接法。
3 電纜故障點(diǎn)檢測(cè)設(shè)備的軟件開(kāi)發(fā)
　軟件系統(tǒng)體系主要包括嵌入式操作系統(tǒng)的移植、應(yīng)用級(jí)代碼編寫等部分。為了方便用戶編程，NiosⅡ IDE提供了設(shè)備驅(qū)動(dòng)程序，在新建工程時(shí)NiosⅡ IDE會(huì)根據(jù)SoPC Builder對(duì)系統(tǒng)硬件配置自動(dòng)生成一個(gè)定制的HAL，即硬件抽象層(HAL)系統(tǒng)庫(kù)。基于HAL系統(tǒng)庫(kù)的軟件工程的創(chuàng)建和管理與NiosⅡ IDE緊密相關(guān)，圖4為NiosⅡ IDE工程結(jié)構(gòu)[6]。

　一個(gè)NiosⅡ IDE工程包括兩個(gè)工程：用戶應(yīng)用程序工程和HAL系統(tǒng)庫(kù)工程。用戶應(yīng)用程序工程中包含所有的用戶代碼文件，最終的可執(zhí)行映象由此工程生成。HAL系統(tǒng)庫(kù)工程中包含所有與硬件處理器相關(guān)的接口信息，系統(tǒng)庫(kù)工程基于用戶定制的NiosⅡ處理器系統(tǒng)，由SoPC Builder自動(dòng)生成.ptf文件。
HAL應(yīng)用程序接口(API)與ANSI C標(biāo)準(zhǔn)庫(kù)綜合在一起，可以使用類似Ｃ語(yǔ)言的庫(kù)函數(shù)來(lái)訪問(wèn)硬件設(shè)備或文件，如printf()、fopen()等，而無(wú)須關(guān)心底層硬件實(shí)現(xiàn)細(xì)節(jié)。
　在實(shí)驗(yàn)室條件下，用該系統(tǒng)對(duì)1 000 m的電纜進(jìn)行多次模擬測(cè)試，包括短路和開(kāi)路情況，所顯示的故障類型正確，故障點(diǎn)距離均方根誤差E1%，表明該系統(tǒng)具有良好的精度。但實(shí)驗(yàn)條件與實(shí)際的電纜敷設(shè)環(huán)境差別較大，實(shí)際的敷設(shè)環(huán)境和故障現(xiàn)象要復(fù)雜得多，電纜運(yùn)行可能出現(xiàn)既非短路又非開(kāi)路情況，如漏電故障。此時(shí)，反射回的信號(hào)呈現(xiàn)行駐波的方式，這種工作模式需要提高系統(tǒng)的靈敏度，可以從提高設(shè)備的抗干擾能力和合理調(diào)節(jié)發(fā)送信號(hào)的頻率兩個(gè)方面予以改進(jìn)。
參考文獻(xiàn)
[1] 王新穩(wěn)，李萍，李延平.微波技術(shù)與天線[M].北京：電子工業(yè)出版社，2007.
[2] 戴軍.現(xiàn)代微波與天線測(cè)量技術(shù)[M].北京：電子工業(yè)出版社，2008.
[3] 周立功.SOPC嵌入式系統(tǒng)基礎(chǔ)教程[M].北京：北京航空航天大學(xué)出版社，2006.
[4] Altera Corportion. Cyclone device handbook(All Sections).2005.
[5] OTA H， ICHIHARA M， MIYAMOTO N， et al. Application and Test of long-distance 275 kV XLPE cable lines[J]. IEEE. Transactions on Power Delivery， 1995， 10(2)： 567-579.
[6] 楊浩，林爭(zhēng)輝，鞠海，等.基于嵌入式處理器軟核的DVB_S基帶處理系統(tǒng)[J].計(jì)算機(jī)工程，2005，31(6)：203-205.