高速低功耗電流型靈敏放大器的設(shè)計(jì)
加入技術(shù)交流群
3 仿真結(jié)果
本設(shè)計(jì)采用SMIC 0．13μm數(shù)字工藝在HSpice下進(jìn)行仿真，在位線BL和BL_上各加1個(gè)1 pF的電容來模擬大容量SRAM電路中的位線電容，并添加一個(gè)六管的存儲(chǔ)單元，輸出端各加1個(gè)50 pF的負(fù)載電容，字線WP用窄脈沖控制，仿真時(shí)工作電壓設(shè)為1．2 V，溫度為室溫。
圖6為改進(jìn)后的電流型靈敏放大器的實(shí)際仿真波形。從圖中可以看出，在圖4時(shí)序電路的控制下，靈敏放大器的實(shí)際工作過程完全符合上述分析。如圖6(a)，在預(yù)充電時(shí)由于位線被上拉至VDD，所以輸出DPN為高電平，而DPU為低電平；放大時(shí)，由于存儲(chǔ)單元存儲(chǔ)的信息為“0”，所以BL一側(cè)對(duì)寄生電容放電后電流略微減小進(jìn)而與BL_側(cè)形成電流差值，之后由正反饋迅速放大，在輸出DPN端得到全擺幅的邏輯電平“0”，存儲(chǔ)數(shù)據(jù)被正確讀出。圖6(b)為存儲(chǔ)單元存儲(chǔ)信息為“1”時(shí)的輸出波形，分析同上，最后是在DPU端得到全擺幅的邏輯電平“1”。本文引用地址：http://www.ex-cimer.com/article/187567.htm
改進(jìn)型電流靈敏放大器的版圖如圖7所示，面積為82．39μm2。版圖設(shè)計(jì)時(shí)特別考慮了器件的匹配性以及布局布線的合理性，盡可能減小寄生效應(yīng)對(duì)電路性能的影響。對(duì)該靈敏放大器進(jìn)行后仿真，結(jié)果顯示其放大延遲為0．344 ns，平均功耗為102μW。由此可見，本文設(shè)計(jì)的改進(jìn)型的電流靈敏放大器可以實(shí)現(xiàn)高速低功耗的要求。
在工藝條件及工作電壓相近的前提下，將本文的靈敏放大器與文獻(xiàn)中提到的幾種靈敏放大器在速度和功耗上進(jìn)行比較，見表2。結(jié)果表明，本文提出的改進(jìn)型電流靈敏放大器無論在速度，還是在功耗上都較其它靈敏放大器更具有優(yōu)勢(shì)。速度為0．344 ns，與文獻(xiàn)提出的電流型靈敏放大器相比提高了9．47％，比文獻(xiàn)所示的放大器則提高了31．2％；功耗則較兩者分別降低了64．8％和63％。
4 結(jié)語
本文提出了一款改進(jìn)的電流型靈敏放大器，其優(yōu)勢(shì)在于讀取速度快，功耗低，并且適合在低壓下工作。與文獻(xiàn)提出的電流靈敏放大器相比，速度分別提高了9．47％和31．2％，而功耗則降低了64．8％和63％。由于電流型靈敏放大器輸入阻抗小，并且本文在原有的基礎(chǔ)上加了一對(duì)隔離管，使得輸出不受負(fù)載電容的影響，同時(shí)優(yōu)化了四個(gè)核心管的尺寸，進(jìn)而有效提高了靈敏放大器的速度；此外，對(duì)放大器的時(shí)序控制電路也做了細(xì)致合理的設(shè)置，在完成放大的基礎(chǔ)上盡量減少管子的開啟時(shí)間，從而減小靜態(tài)電流，達(dá)到了降低功耗的目的。因此，該靈敏放大器完全滿足高速低功耗的需求，更適合低電壓，大容量SRAM的應(yīng)用。
評(píng)論