ADF4157在數(shù)字預(yù)失真時(shí)鐘方案中的應(yīng)用

　　本方案中的PLL 頻率合成器ADF4157 需要以AD9516送過(guò)來(lái)的fREF = 181. 44MH z作為參考頻率，合成發(fā)射端二級(jí)本振上變頻頻率和接收端一級(jí)本振下變頻頻率2 482. 44MH z， 由于它要產(chǎn)生上下變頻的本振信號(hào)， 要求輸出功率比較大， 故在它所構(gòu)成的PLL環(huán)路中加了一個(gè)集成運(yùn)放， 以提高外部VCO 的輸出功率， 以致于滿足預(yù)失真板上混頻器的本振功率要求， 且要增加一個(gè)功分網(wǎng)絡(luò)將一路輸出分成兩路。

　　ADF4157內(nèi)部小數(shù)N 分頻， 通過(guò)∑ - △ 調(diào)制方式再結(jié)合頻率合成器的環(huán)路低通濾波器輸出低的相位噪聲和更高的頻率精度， 本文ADF4157模塊的鑒相頻率為2. 835 MH z， 輸入?yún)⒖碱l率是181. 44MH z， 則步進(jìn)頻率為fPHD /225 = 0. 084 489 6 Hz， 輸出頻率分辨率(頻率精度)為fREF /225 = 5. 0473H z。用在DPD系統(tǒng)的接收機(jī)和發(fā)射機(jī)的上變頻和下變頻部分中， 用來(lái)實(shí)現(xiàn)本振。

　　2. 2 ADF4157內(nèi)部主要寄存器配置

　　ADF4157所有寄存器的控制是通過(guò)簡(jiǎn)單的三線接口進(jìn)行的， 如圖3。

圖3 ADF4157 PLL頻率合成器的串行控制接口

　　控制接口由時(shí)鐘CLOCK， 數(shù)據(jù)DATA， 加載使能LE 構(gòu)成。加載使能LE 的下降沿提供起始串行數(shù)據(jù)的同步。串行數(shù)據(jù)先移位到PLL 頻率合成器的移位寄存器中， 然后在LE的上升沿更新內(nèi)部相應(yīng)寄存器，注意到時(shí)序圖中有兩種LE 的控制方法。另外， 需要注意的是對(duì)PLL芯片的寄存器進(jìn)行寫(xiě)操作時(shí)， 需要按照一定的次序來(lái)寫(xiě)， 具體請(qǐng)參照芯片資料中的描述。

　　ADF4157通過(guò)INT 與FRAC 寄存器配置N 分頻器， N = INT + ( FRAC /225 )， 圖2中的環(huán)路濾波器( LPF)的作用是濾除鑒相器輸出信號(hào)的高頻成分和噪聲， 并將鑒相器的輸出電流轉(zhuǎn)化為電壓送到VCO的輸入端， 以控制VCO 的輸出頻率。同時(shí)將VCO輸出頻率經(jīng)過(guò)N 分頻后反饋給鑒相器。鑒相器的作用是對(duì)反饋頻率和參考鑒相頻率進(jìn)行比較， 當(dāng)鑒相器兩個(gè)輸入信號(hào)的相位同步時(shí)， VCO 的輸出頻率就是要鎖定的頻率。PLL 的R， INT， FRAC 寄存器通過(guò)合理配置使外部VCO 工作在2 482. 44MHz輸出， 將其快速鎖定鎖相模塊。其關(guān)系式為：

　　由于N 分頻的 ∑ - △調(diào)制器速度的限制f PHD最大為32MH z。FRAC取0到225 - 1， D、T 取0或1，R取1到32， INT可取23到4095， 通過(guò)ADI公司設(shè)計(jì)的ADF4157 Evaluation Softw are ADF _ FRAC _REC3[軟件進(jìn)行R， INT 和各個(gè)分頻器合理的設(shè)置。由于fREF為181. 44MH z由AD9516時(shí)鐘分配器輸出， R選32， fPHD = 2. 835MH z， D 取0， T取1。

　　將上述數(shù)據(jù)都轉(zhuǎn)化為十六進(jìn)制數(shù)可得到其配置數(shù)據(jù)。最終將外部VCO 輸出的時(shí)鐘信號(hào)， 通過(guò)環(huán)路濾波器輸入到數(shù)字預(yù)失真系統(tǒng)的上下變頻模塊作為本振時(shí)鐘。

　　2. 3 測(cè)試結(jié)果

　　2. 3. 1 ADF4157相位噪聲仿真

　　相位噪聲是影響頻率合成器性能的重要指標(biāo)， 主要來(lái)自鎖相環(huán)各組成部分的相位噪聲， 分別為VCO相位噪聲， 參考輸入頻率相位噪聲， PLL芯片相位噪聲， 環(huán)路濾波器相位噪聲。根據(jù)數(shù)字預(yù)失真系統(tǒng)上下變頻本振頻率要求， VCO 輸出頻率2 482. 44MH z， 參考輸入頻率為181. 44MHZ， 鑒相頻率2. 835MHz， 由于VCO控制電壓( 14 V)超出了Vp電壓( 5 V) ， 所以鎖相環(huán)環(huán)路濾波器采用有源濾波器， 放大器為OP184， 環(huán)路帶寬選擇為84 kH z，VCO 選擇SCD160 ( UMX??160??D16 ) 通過(guò)AD IsimPLL軟件仿真如圖4。

圖4 相位噪聲。

　　可以看出， 在低的偏離頻率處， 參考源的噪聲是頻率合成器輸出噪聲的主要來(lái)源， 在高的偏離頻率處， VCO相位噪聲成為影響頻率合成器總的相位噪聲主要因素， 在10 kH z時(shí)總的相位噪聲為- 89. 256 0dBc /H z， 性能較好。

　　2. 3. 2 ADF4157鎖定時(shí)間仿真

　　影響鎖相環(huán)頻率合成器鎖定時(shí)間最主要的因素是環(huán)路帶寬和相位裕量。環(huán)路帶寬越寬鎖定時(shí)間越快， 但其濾波效果差。ADF4157在參考輸入頻率為181. 44MH z， 鎖相環(huán)VCO 輸出2 482. 44MHz， 鑒相頻率為2. 835MH z， 環(huán)路帶寬選擇為84 kHz， 相位裕量47!，在45. 54 s的時(shí)候， 鎖相環(huán)基本上達(dá)到鎖定， 通過(guò)AD IsimPLL軟件仿真如圖5。

圖5 84 kH z時(shí)鎖定時(shí)間。