下變頻器件AD6620的原理及設(shè)計(jì)配置
加入技術(shù)交流群
3 CIC5抽取濾波器
CIC5是一個(gè)5階固定參數(shù)抽取濾波器，它的濾波特性曲線比CIC2的更為陡峭，可用來在CIC2后進(jìn)一步降低數(shù)據(jù)速率。CIC5抽取濾波器的抽取率可以取1～32范圍的任何整數(shù)值。當(dāng)抽取率為1時(shí)，此時(shí)CIC5被屏蔽。CIC5的輸入頻率即是CIC2的輸出頻率。
CIC5濾波器的頻響函數(shù)如下：
與配置CIC2類似，在配置CIC5時(shí)，要確定的參數(shù)有抽取率和比例因子。抽取率的計(jì)算可采用與CIC2同樣的方法查出器件數(shù)據(jù)手冊中的對應(yīng)值．而比例因子則可由下式給出：
4 RAM系數(shù)濾波器
RAM系數(shù)濾波器是AD6620中最后一個(gè)信號處理功能模塊，它是一個(gè)積和形式的、系數(shù)可編程的濾波器。
數(shù)據(jù)存儲器I-RAM、Q-RAM存儲了256個(gè)有CIC5濾波器輸出的最新復(fù)數(shù)位采樣值，數(shù)據(jù)位寬度為20 Bit。在同一個(gè)時(shí)鐘周期，I路和Q路可以使用相同的系數(shù)作為濾波器系數(shù)進(jìn)行計(jì)算，也可以選用不同的系數(shù)進(jìn)行計(jì)算。I、Q路累加器輸出數(shù)據(jù)位寬為23 bit。取抽率可取1～256的整數(shù)值。
5 外部電路配置及內(nèi)部寄存器接入
AD6620工作時(shí)。需要正確搭建外部電路，同時(shí)還要按需配置內(nèi)部寄存器。
在配置AD6620的外部電路時(shí)，需要確定它的工作狀態(tài)和輸出方式，其中輸出方式分為串行和并行兩種。每種輸出方式還應(yīng)配置I／Q路輸出指示和數(shù)據(jù)有效信號DVout。接收機(jī)系統(tǒng)選用并行輸出方式，由于AD9235只提供12位數(shù)字信號，而AD6620可接收16位有效信號。故應(yīng)將高12位與AD9235相連，其余低位接地補(bǔ)零。
AD6620的工作模式分為主控(模式0)與從控(模式1)兩種，對于需要并行處理多路下變頻的復(fù)雜系統(tǒng)。只有一片AD6620工作在主控模式。
這兩種模式的區(qū)別在于主控模式。在數(shù)據(jù)處理的每一級工作完成后，會(huì)發(fā)出一個(gè)同步脈沖，以用于復(fù)雜系統(tǒng)多個(gè)AD6620之間的同步工作。與此對應(yīng)。從控模式的各級處理模塊只有在接到這個(gè)脈沖后，才能開始本級的處理，這樣才能以保證與其他AD6620芯片的工作協(xié)調(diào)。如主控模式二階梳狀濾波器CIC2完成其工作后，會(huì)向其他AD6620的SYNIC CIC2發(fā)出一個(gè)時(shí)鐘周期的脈沖信號以用于同步。由于接收機(jī)中只使用了一片AD6620，而無需等待其他芯片協(xié)同工作的同步脈沖，故配置為模式0，即主控模式。
AD6620的控制接口分串行輸入和并行輸入兩種。由于使用FPGA做芯片配置邏輯，所以，本文選用較靈活、效率較高的并行數(shù)據(jù)作為配置接口的邏輯輸入。
AD6620內(nèi)部各個(gè)模塊的配置寄存器并不是等位長的。具體各模塊內(nèi)部配置寄存器的位長見表l所列，而內(nèi)部寄存器的訪問則必須通過外部接口寄存器來指定地址，并由高位到低位按字節(jié)寫入。本文引用地址：http://www.ex-cimer.com/article/187732.htm
外部接口寄存器的位長是固定的，按000到lll編址總共八個(gè)。其中低5位的5個(gè)寄存器是數(shù)據(jù)寄存器，可用于放入內(nèi)部某地址的不定長數(shù)據(jù)。而高兩位的兩個(gè)寄存器是地址寄存器，用于存放將要訪問的內(nèi)部寄存器的目標(biāo)地址，其中最高位111寄存器又和模式控制寄存器復(fù)用，且其最高兩位標(biāo)識為寫增長和讀增長，具體結(jié)構(gòu)如表2所列。
評論