利用數(shù)字電位計(jì)AD5292構(gòu)建30V低成本DAC
加入技術(shù)交流群
為改善電路精度，可以用兩個(gè)外部電阻降低AD5292上的基準(zhǔn)電壓，如圖5所示，由此便可在有限的電壓范圍內(nèi)提供全部10位分辨率（游標(biāo)DAC）。數(shù)字電位計(jì)通常具有±20%的端到端電阻容差誤差，由于數(shù)字電位計(jì)與外部電阻之間存在匹配誤差，因此會(huì)影響電路精度。AD5292則具有業(yè)界領(lǐng)先的±1%電阻容差性能，有助于克服電阻匹配誤差問(wèn)題。
本文引用地址：http://www.ex-cimer.com/article/187750.htm
圖5：通過(guò)降低基準(zhǔn)電壓來(lái)構(gòu)建游標(biāo)DAC，從而改善INL性能（原理示意圖，未顯示去耦和所有連接）
這種情況下：
縮小范圍內(nèi)的1 LSB可以通過(guò)下式計(jì)算：
相對(duì)于最高基準(zhǔn)電壓V1，游標(biāo)DAC的等效分辨率為：
圖6顯示利用圖5的游標(biāo)DAC電路而獲得的INL（以 V1為基準(zhǔn)）曲線。
圖6：游標(biāo)DAC的INL（以V1為基準(zhǔn)）
AD5292具有一個(gè)20次可編程存儲(chǔ)器，可以在上電時(shí)將輸出電壓預(yù)設(shè)為特定值。
為了使本文所討論的電路達(dá)到理想的性能，必須采用出色的布局、接地和去耦技術(shù)（請(qǐng)參考教程 MT-031 和教程 MT-101）。至少應(yīng)采用四層PCB：一層為接地層，一層為電源層，另兩層為信號(hào)層。
|
常見(jiàn)變化
AD5291 （8位、內(nèi)置20次可編程上電存儲(chǔ)器）和AD5293（10位、無(wú)上電存儲(chǔ)器）均為±1%容差數(shù)字電位計(jì)，同樣適合本應(yīng)用。
4.096 V低成本基準(zhǔn)電壓源ADR5044也不失為一種選擇。R1/R2比值可以根據(jù)不同的基準(zhǔn)電壓進(jìn)行適當(dāng)調(diào)整。
評(píng)論