基于AD9957的多波形雷達信號產(chǎn)生器

O 引言
自1971年J．Tierney和C．M．Tader等人首次提出了DDS的概念，作為一種先進的信號產(chǎn)生技術(shù)，經(jīng)過近40年的發(fā)展已經(jīng)廣泛應(yīng)用于信號源儀器、測量分析儀器、通訊、數(shù)字信號處理、工業(yè)控制，軟件無線電等領(lǐng)域。目前國內(nèi)外有關(guān)雷達信號產(chǎn)生研究的報道很多，國外的研究做得比較全面：多采用軟硬件相結(jié)合的設(shè)計方式，系統(tǒng)靈活，并滿足信號實時輸出的要求；設(shè)計上采用微處理器和DSP技術(shù)提高了系統(tǒng)的性能；采用工業(yè)標準的總線結(jié)構(gòu)以及模塊化設(shè)計使系統(tǒng)具有良好的通用性、兼容性和可擴充性。
本文討論的基于AD9957的多波形雷達信號產(chǎn)生器實現(xiàn)方案，融合了RS 232串口通信、FPGA和DDS等多種技術(shù)，具有數(shù)字化、多功能和可編程的特點，并在模塊化設(shè)計方面做了一些探索和嘗試性研究。

1 整體方案設(shè)計
圖1為多波形雷達信號產(chǎn)生器的總體結(jié)構(gòu)框圖。系統(tǒng)主要由PC軟件，波形控制和波形產(chǎn)生三部分構(gòu)成。圖1中各部分電路簡介如下。

(1)PC軟件編程。應(yīng)用VC編寫人機交互界面，并用其調(diào)用Matlab產(chǎn)生的數(shù)據(jù)。
(2)復(fù)位電路。波形產(chǎn)生器的上電復(fù)位或手動復(fù)位電路，對波形產(chǎn)生器進行上電初始化或手動初始化。
(3)波形數(shù)據(jù)庫內(nèi)存RAM。波形數(shù)據(jù)庫內(nèi)存存儲項目要求的所有波形數(shù)據(jù)，為波形發(fā)生器提供需要的波形數(shù)據(jù)。
(4)UART收發(fā)器。完成PC與FPGA之間的通信。
(5)電源電路。為波形產(chǎn)生器、波形控制模塊提供需要的電源。
(6)波形控制模塊。波形控制模塊接收從接口電路輸入的控制信號，按照系統(tǒng)的要求，完成對波形發(fā)生器的波形數(shù)據(jù)配置，輸出需要的波形信號。
(7)波形發(fā)生器。波形發(fā)生器是信號產(chǎn)生器的波形信號源。
(8)FPGA器件配置與編程電路。FPGA器件配置與編程完成對FPGA器件的數(shù)據(jù)編程與配置。
(9)時鐘電路。為波形產(chǎn)生器和FPGA提供工作時鐘。

2 主要功能模塊介紹
2．1 數(shù)字正交上變頻芯片AD9957介紹
AD9957是美國AD公司(Analog Devices Inc．)生產(chǎn)的具有18位I，Q數(shù)據(jù)和通路，內(nèi)置14位數(shù)／模轉(zhuǎn)換器的數(shù)字正交上變頻集成電路。AD9 957具有32位相位累加器；內(nèi)置1 024×32 b RAM，可實現(xiàn)內(nèi)部調(diào)制功能；內(nèi)部采用1．8 V和3．3 V供電，超低功耗；內(nèi)置的低噪聲參考時鐘倍頻器允許用低成本、低頻外部時鐘作為系統(tǒng)時鐘，同時仍可提供優(yōu)良的動態(tài)性能。AD9957有3種工作模式：正交調(diào)制模式、單頻輸出模式、插值DAC模式。
2．2 UART收發(fā)器設(shè)計
本文中PC與FPGA內(nèi)部RAM間的通信是通過UART收發(fā)器完成的。圖2為通過FPGA設(shè)計的UART收發(fā)器的頂層原理圖，主要由uartrx(接收模塊)和uarttx(發(fā)射模塊)兩部分構(gòu)成。在完成數(shù)據(jù)傳輸?shù)耐瑫r還可以通過集成到Matlab人機界面中的串口調(diào)試程序查看FPGA接收到的數(shù)據(jù)的正確性，可以簡化程序調(diào)試過程。

2．3 波形控制模塊
目前波形控制器通常采用單片機、現(xiàn)場可編程門陣列器件和DSP三種方法來實現(xiàn)?；谙到y(tǒng)時序控制要求、電路改動與運行可靠性、開發(fā)成本及周期等多個方面綜合考慮，在設(shè)計中選擇FPGA來實現(xiàn)波形控制電路。FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件投入少、可重復(fù)編程使用。圖3為AD9957的波形控制模塊。其中M1和MO是模式控制碼，F(xiàn)[2．．O]是工作區(qū)選擇碼，S_CLK為串口時鐘，S_DATA為串口數(shù)據(jù)。圖4為AD9957控制模塊仿真時序圖，從圖中可以看出S_DATA和S_CLK是一一對應(yīng)的。