用于Sigma-Delta調(diào)制器的低電壓跨導(dǎo)運算放大器

摘要：跨導(dǎo)運算放大器是模擬電路中的重要模塊，其性能往往會決定整個系統(tǒng)的效果。這里設(shè)計了一種適用于高階單環(huán)Sigma-Delta調(diào)制器的全差分折疊式共源共柵跨導(dǎo)運算放大器。該跨導(dǎo)運算放大器采用經(jīng)典的折疊式共源共柵結(jié)構(gòu)。帶有一個開關(guān)電容共模反饋電路。運算放大器使用SIMC O．18μm CMOS混合信號工藝設(shè)計，使用Spectre對電路進行整體仿真，仿真結(jié)果表明，負載電容為5 pF時，該電路直流增益可達72 dB、單位增益帶寬91．25MHz、相位裕度83．35°、壓擺率35．1 V／μs、功耗僅為1．41 mW。本設(shè)計采用1．8 V低電源電壓供電，通過對電路參數(shù)的優(yōu)化設(shè)計，使得電路在低電壓條件下仍取得良好的性能，能滿足sigma Delta調(diào)制器高精度的要求。
關(guān)鍵詞：跨導(dǎo)運算放大器；折疊式共源共柵；COMS；sigma-Delta調(diào)制器

在小尺寸、高性能、便攜的移動通訊和消費電子產(chǎn)品的需求飛速增長的帶動下，sigma-Delta型模數(shù)轉(zhuǎn)換器得到了更廣泛的研究和使用。Sigma-Delta模數(shù)轉(zhuǎn)換器具有對電路匹配精度要求很低，精度高等特點，以跨導(dǎo)運算放大器OTA(Operational Ttansconoluctance Amp-lifier)為核心的調(diào)制器是Sigma-Delta模數(shù)轉(zhuǎn)換器電路中的模擬電路部分。其結(jié)構(gòu)選擇和電路參數(shù)設(shè)計都極大影響著整個模數(shù)轉(zhuǎn)換器所達到的速度和精度。
這里提出了一種用于16位三階單環(huán)CIFB型Sigma-Delta調(diào)制器的全差分折疊式共源共柵跨導(dǎo)運算放大器設(shè)計方案，其電路仿真結(jié)果顯示，該設(shè)計性能指標達到該調(diào)制器所需要求。

1 電路性能要求及結(jié)構(gòu)參量
1．1 跨導(dǎo)運算放大器指標分析
運放的有限增益會引起相位偏移，從而將造成噪聲傳輸函數(shù)(NTF)的零點偏離正常位置。三階單環(huán)CIFB型Sigma-Delta調(diào)制器是用巴特沃茲三階濾波器實現(xiàn)的，這種結(jié)構(gòu)的優(yōu)點是對系數(shù)不敏感，允許系數(shù)和零極點位置。三階單環(huán)CIFB型Sigma-Delta調(diào)制器是用巴特沃茲三階濾波器實現(xiàn)的，這種結(jié)構(gòu)的優(yōu)點是對系數(shù)不敏感，允許系數(shù)和零極點存在較大的容差，因此對運放的增益要求較低。通常運放增益大于60 dB就不會影響調(diào)制器的性能。
積分器的輸出電壓需要一定的建立時間，一部分是非線性轉(zhuǎn)換時間tSR，取決于運放的壓擺率，另一部分是線性建壓時間tL，取決于運放的單位增益帶寬。為了防止諧波出現(xiàn)在輸出中，積分器的輸出必須在半個時鐘周期內(nèi)建立

圖1為三階單環(huán)調(diào)制器行為級仿真模型，根據(jù)圖l的行為級綜合結(jié)果，只有OTA的壓擺率大于40 V／μs，單位增益帶寬大于50 MHz才能滿足式(1)的要求。