<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

新聞中心

EEPW首頁 > 模擬技術 > 設計應用 > 基于FPGA和DDS技術的正弦信號發(fā)生器設計

基于FPGA和DDS技術的正弦信號發(fā)生器設計

作者：時間：2010-07-13 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

收藏

3 實驗數據測試
由鍵盤輸入的是二進制頻率控制字，通過數碼管可以顯示出十進制的頻率和相位，將信號發(fā)生器的輸出端和雙通道數字示波器接好，任意幾個頻率為1 kHz～10 MHz之間的信號測試結果如表1所示。

本文引用地址：http://www.ex-cimer.com/article/187877.htm

4 結語
本系統(tǒng)設計時，相位字是在編程時就固定的，輸出正弦信號的頻率變化是由頻率字變化引起的，而頻率字的預置是通過鍵盤輸入的，因此能夠得到頻率變化的正弦信號，這樣的信號源能夠很好地滿足需要變頻信號的情況，因此，實用性較強。通過理論計算和實際測量相比較可以看出，基于FPGA的DDS技術實現正弦信號發(fā)生器輸出正弦信號頻率范圍較寬、分辨率高、幅度和頻率的精度較高。另外，本系統(tǒng)還很容易擴展，不需要對硬件電路進行較大的修改，只需要修改相應的程序便可實現相應的功能，比如產生PSK，ASK信號等。但是它也有局限性，主要表現在輸出雜散大，這是由于DDS采用全數字結構，不可避免地引入雜散，主要來源有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差造成的雜散和DAC非線性造成的雜散。

上一頁 1 2 3 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關鍵詞： FPGA DDS 正弦信號發(fā)生器

評論

相關推薦

視頻協(xié)議板-FPGA配置基于LatticeECP3的設計

設計方案視頻協(xié)議 -FPGA 配置基于 LatticeECP3 | 2014-05-20

Altera公司cyclone系列FPGA-1C6電路圖

設計方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17

FPGA如何同DDR3存儲器進行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實現創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

9種單片機常用的軟件架構

嵌入式系統(tǒng) PCB FPGA 架構 | 2024-05-21

用C/C++語言開發(fā)大規(guī)模FPGA [轉載于www.fpga.com.cn]

xiaohua | 2002-09-24

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

FPGA是實現敏捷、安全的工業(yè)4.0發(fā)展的關鍵

嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06

利用強大的軟件設計工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設計工具 FPGA 萊迪思 | 2024-07-17

實時的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實現可擴展數據處理

嵌入式系統(tǒng) Achronix FPGA Bluespec RISC-V 軟處理器 | 2024-04-15

s3c2410+fpga 做視頻無線傳輸

herbertwj | 2004-08-15

基于FPGA的可編程數字濾波器系統(tǒng)

資源下載 Max FPGA 可編程數字濾波器 | 2007-12-14

LatticeECP3設計的視頻協(xié)議板電路圖-FPGA配置

設計方案 LatticeECP3 設計視頻協(xié)議電路圖 -FPGA | 2011-06-27

FPGA比單片機厲害嗎？

嵌入式系統(tǒng) FPGA 單片機 | 2024-06-13

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

Altera的FPGA下載常見問題經驗小結

資源下載 Altera FPGA 常見問題經驗 | 2007-12-13

采用創(chuàng)新的FPGA 器件來實現更經濟且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

基于SD7502構成的FPGA-ASK電路圖

設計方案基于 SD7502 構成 FPGA-ASK 電路圖 | 2011-07-13

國產28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

高速ADC與內置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

基于FPGA的鎖相環(huán)位同步提取電路

設計方案電子電路圖，FPGA 鎖相環(huán) | 2012-07-27

基于FPGA的數字信號處理--什么是定點數？

嵌入式系統(tǒng) FPGA 數字信號定點數 | 2024-05-11

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

LabVIEW 8.20技術資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

3-DES算法的FPGA高速實現(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

萊迪思推出全新安全控制FPGA系列產品，具備先進的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

焦點

推薦視頻

技術專區(qū)

關閉

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();