NxN MIMO基站與外部時(shí)序參考同步

同步的一個(gè)重要結(jié)果就是“保持”的概念。如果時(shí)序參考丟失（例如，建筑物在每天的某一時(shí)間段擋住GPS衛(wèi)星信號(hào)），參考時(shí)鐘必須保持與存在時(shí)序參考情況下一樣的狀態(tài)。ANSI/T1.101-19873等標(biāo)準(zhǔn)將保持要求劃分為多種層次，每種層次均規(guī)定了特定時(shí)間內(nèi)允許的不同最大偏移。Stratum 3E是Bellcore GR-1244-CORE4所定義的一個(gè)附加層次，它要求時(shí)鐘源在24小時(shí)內(nèi)的偏移量不得超過億分之一。

正如下面的N×N MIMO系統(tǒng)部分所述，如果一個(gè)基站在多輸入多輸出架構(gòu)中使用兩個(gè)或更多收發(fā)器，該基站必須使所有收發(fā)器與同一時(shí)序參考同步。為了降低器件數(shù)量及成本，參考時(shí)鐘應(yīng)能夠提供多個(gè)完全相同的輸出，每個(gè)輸出都能驅(qū)動(dòng)不同的收發(fā)器模塊。

案例研究：提供外部時(shí)鐘
本案例研究使用AD9356/7 2×2 MIMO集成收發(fā)器作為基站系統(tǒng)的組成部分。如前所述，AD9356/7要求32～48MHz的參考時(shí)鐘頻率。要將此時(shí)鐘與時(shí)序參考同步，需使用具有出色相位噪聲性能的靈活PLL，像ADI公司的4/8通道輸入網(wǎng)絡(luò)時(shí)鐘發(fā)生器/同步器AD9548完全符合這一要求。時(shí)序參考輸出連接到AD9548的一路參考輸入，一個(gè)低相位噪聲時(shí)鐘連接到系統(tǒng)時(shí)鐘輸入。輸出設(shè)置為AD9356/7所需的32～48MHz參考時(shí)鐘。圖2顯示了一個(gè)GPS同步系統(tǒng)的框圖。

圖2 采用GPS參考的基站架構(gòu)

一些網(wǎng)絡(luò)時(shí)鐘發(fā)生器可以支持極寬的輸入頻率范圍，從而提供各種不同的時(shí)序參考和低相位噪聲時(shí)鐘。明智選擇輸入頻率可以簡(jiǎn)化設(shè)計(jì)，降低成本，實(shí)現(xiàn)最佳的發(fā)射和接收性能，并達(dá)到保持性能要求。

AD9548利用數(shù)字鎖相環(huán)(DPLL)將輸出時(shí)鐘鎖定至?xí)r序參考，而不是模擬PLL。這種技術(shù)可使系統(tǒng)實(shí)現(xiàn)極佳的保持性能，只受系統(tǒng)時(shí)鐘源的時(shí)序漂移限制。此外，決定AD9548輸出時(shí)鐘相位噪聲性能的因素是系統(tǒng)時(shí)鐘的相位噪聲，而不是時(shí)序參考，因此該器件可以接受高噪聲時(shí)序參考，而不會(huì)將此噪聲傳遞至其輸出。

實(shí)現(xiàn)最高參考時(shí)鐘性能
網(wǎng)絡(luò)時(shí)鐘發(fā)生器支持寬范圍的輸入和輸出頻率，從而為系統(tǒng)架構(gòu)師優(yōu)化輸出時(shí)鐘性能提供了許多選擇。
例如，25MHz及以下頻率的高穩(wěn)定性時(shí)鐘源相對(duì)更豐富，而且比更高頻率時(shí)鐘源便宜。如果圖2所示的系統(tǒng)時(shí)鐘(sysclk)輸入小于50MHz，則可利用AD9548中的倍頻器使系統(tǒng)時(shí)鐘加倍，由此增加的相位噪聲極小。然后利用這一更高頻率，系統(tǒng)時(shí)鐘PLL可將時(shí)鐘提高到約1GHz。

設(shè)計(jì)師還必須選擇DPLL輸出頻率及由此產(chǎn)生的后置分頻器比率。DPLL輸出頻率越高，則壓擺率越快，一般有助于降低相位噪聲，但也可能導(dǎo)致雜散折回頻譜中。對(duì)于AD9356/7參考時(shí)鐘，一個(gè)有效的折中選擇是將DPLL輸出頻率設(shè)為240MHz，并將后置分頻比設(shè)為6，得到40MHz的最終輸出頻率。圖3顯示了AD9548在這些設(shè)置下的相位噪聲。

圖3 ADI公司AD9548相位噪聲與頻率的關(guān)系

圖4顯示利用AD9548提供參考時(shí)鐘，并以2500MHz進(jìn)行傳輸時(shí)AD9356輸出端的積分相位噪聲。AD9548評(píng)估板可以利用其自有片內(nèi)系統(tǒng)時(shí)鐘XO（出廠配置）或外部時(shí)鐘。圖3和圖4所示為AD9548使用一個(gè)12.8MHz恒溫控制晶振(OCXO)作為其系統(tǒng)時(shí)鐘輸入的情況。此測(cè)試中，AD9548未與時(shí)序參考同步。