基于FPGA的可調(diào)信號(hào)源設(shè)計(jì)
加入技術(shù)交流群
CY7C68013單片機(jī)具有傳輸速率快、程序設(shè)計(jì)靈活性強(qiáng)、傳輸速率高等特點(diǎn)。它支持12 Mb/s的全速速率和480 Mb/s高速傳輸速率，并且用戶可以根據(jù)實(shí)際情況來(lái)編寫和修改數(shù)據(jù)傳輸?shù)某绦蚰K，但是其程序的設(shè)計(jì)相對(duì)FT245BM來(lái)說(shuō)比較復(fù)雜，需要用戶根據(jù)實(shí)際需求來(lái)開發(fā)相關(guān)的動(dòng)態(tài)鏈接庫(kù)和應(yīng)用程序,以完成對(duì)數(shù)據(jù)傳輸?shù)目刂啤?br /> 兩種基于USB的設(shè)計(jì)方法各有優(yōu)缺點(diǎn)，根據(jù)實(shí)際實(shí)驗(yàn)設(shè)計(jì)的需要，在傳輸速率不高、接口設(shè)計(jì)比較簡(jiǎn)單的情況下，可以考慮使用FT245BM USB接口協(xié)議芯片。而對(duì)于傳輸速率要求較高，接口設(shè)計(jì)比較復(fù)雜，同時(shí)要求根據(jù)實(shí)際需求來(lái)設(shè)計(jì)數(shù)據(jù)傳輸模塊的場(chǎng)合，可以考慮使用CY7C68013 USB單片機(jī)。本設(shè)計(jì)在前期試驗(yàn)中采用FT245BM,但由于傳輸速度的限制以及控制的實(shí)時(shí)性，最終采用了CY7C68013 USB單片機(jī)設(shè)計(jì)模式。
2.2 FPGA控制部分
FPGA程序控制流程圖如圖3所示。本文引用地址：http://www.ex-cimer.com/article/188221.htm
FPGA有兩種工作模式：第一種是數(shù)據(jù)存儲(chǔ)模式，即控制讀取FIFO中的波形數(shù)據(jù)并存儲(chǔ)到SRAM中。進(jìn)入這種工作模式后，F(xiàn)PGA判斷FIFO的空信號(hào)是否有效；如果FIFO的空信號(hào)無(wú)效，則FPGA控制FIFO的讀信號(hào)有效，從FIFO中讀取波形數(shù)據(jù)存儲(chǔ)到SRAM中。SRAM的存儲(chǔ)方式采用分塊存取的方式，在數(shù)據(jù)讀取時(shí)可通過(guò)分塊掃描的方式均勻讀出各種波形數(shù)據(jù)，并且通過(guò)簡(jiǎn)單的修改掃描頻率即可控制波形頻率。第二種是數(shù)據(jù)轉(zhuǎn)換模式，即控制讀取SRAM中的波形數(shù)據(jù)傳送給D/A轉(zhuǎn)換器，并控制D/A轉(zhuǎn)換器完成轉(zhuǎn)換和對(duì)繼電器開斷。
2.3 D/A轉(zhuǎn)化部分和開關(guān)電路[4-5]
DAC715是美國(guó)TI公司生產(chǎn)的16位高精度數(shù)模轉(zhuǎn)換器，該芯片具有16位數(shù)據(jù)總線，可在工作電壓為±12 V或±15 V時(shí)，實(shí)現(xiàn)0 V～10 V的模擬電壓輸出。FPGA主要通過(guò)DAC715的輸入工作選通信號(hào)WR、寄存器控制信號(hào)A0和D/A鎖存控制信號(hào)A1 來(lái)控制DAC715完成數(shù)模轉(zhuǎn)換。DAC715輸入數(shù)據(jù)與輸出電壓的對(duì)應(yīng)關(guān)系如表1所示。
本設(shè)計(jì)的開關(guān)量采用繼電器AQY210，該繼電器是電流驅(qū)動(dòng)，電路連接圖如圖4所示。
本文所設(shè)計(jì)的信號(hào)源利用USB接口技術(shù)，實(shí)現(xiàn)了計(jì)算機(jī)命令字和波形數(shù)據(jù)的實(shí)時(shí)下載,使得產(chǎn)生的信號(hào)頻率、幅值和偏置靈活可調(diào)，可滿足不同的實(shí)驗(yàn)要求，同時(shí)對(duì)外部供電系統(tǒng)可以靈活控制。事實(shí)上，這種控制的靈活性也使其在航天測(cè)試上得到了廣泛運(yùn)用。
評(píng)論