<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 高速雙通道采樣芯片AT84AD001B及其應(yīng)用

          高速雙通道采樣芯片AT84AD001B及其應(yīng)用

          作者: 時(shí)間:2010-03-29 來源:網(wǎng)絡(luò) 收藏
          在雷達(dá)、通信、醫(yī)療等領(lǐng)域的系統(tǒng)設(shè)計(jì)中都需要對信號(hào)進(jìn)行高速處理,因而高速AD轉(zhuǎn)換芯片的選擇就顯得至關(guān)重要。目前生產(chǎn)高速AD轉(zhuǎn)換芯片的廠商主要有MEL、MAXIM、Rock-well、ADI、TI等。ADB就是一款由-MEL出品的AD采樣芯片,可支持單/雙通道、單/雙路時(shí)鐘控制、及MUX1:1、MUX1:2等多種工作模式,采樣速率最高可達(dá)1GSPS(交錯(cuò)模式下最高可達(dá)2GSPS),能夠廣泛應(yīng)用于各種高速信號(hào)采集系統(tǒng)。文中主要就ATADB的工作原理、工作方式及具體應(yīng)用設(shè)計(jì)作以介紹。

          1 ATADB的特點(diǎn)

          AT84AD001B是一種Flash型ADC,其采樣速率最高可達(dá)1GSPS,在交錯(cuò)模式下最高可達(dá)2GSPS。該芯片的主要特點(diǎn)有:支持單路或MUX1:2模式輸出。輸入信號(hào)為峰峰值小于或等于500 mV的差分信號(hào):輸出數(shù)字信號(hào)為LVDS電平方式,且可以通過三線串口配置為二進(jìn)制式或格雷碼式:輸人時(shí)鐘可以為單端或差分PECL/LVDS方式,串聯(lián)匹配電阻為50歐姆;需要提供的電源有3.3 V模擬電源,3.3 V數(shù)字電源,及2.25V的輸出驅(qū)動(dòng)電源:封裝形式為LQFP144。滿功率輸入帶寬為1.5 GHz(-3 dB);有很高的信噪比,在1GSPS時(shí)誤碼率僅為10-13;支持三線串口,可對工作方式進(jìn)行配置。相比于其他ADC芯片,AT84AD001B的功耗更低。每一通道的功耗為0.7W,在休眠模式下功耗可低至120 mW。

          2 Flash型ADC的工作原理

          AT84AD001B采用Flash型ADC結(jié)構(gòu)。其內(nèi)部電路結(jié)構(gòu)框圖如圖1所示。


          由于Flash ADC只需一次轉(zhuǎn)換即可得出數(shù)據(jù),且比較器是同時(shí)工作的,因此模數(shù)轉(zhuǎn)換的速度取決于一級(jí)比較器的延遲時(shí)間以及編碼器和輔助電路中邏輯門的延遲時(shí)間,其速度極快。

          Flash ADC由分壓電阻網(wǎng)絡(luò)、電壓比較器陣列、譯碼邏輯單元和輸出鎖存器組成。這一種Flash ADC采用大量的比較器和電阻,對于N位分辨率的Flash ADC,其轉(zhuǎn)換器包含2N個(gè)電阻和2N-1個(gè)電壓比較器。參考電壓VREF首先被分為2N階,即VREF/2N,2VREF/2N,3VREF/2N,……(2N-1)VREF/2N,接著將這2N階參考電壓分別加到這些電壓比較器的參考端,并將模擬輸入電壓加到所有電壓比較器的輸入端。然后由比較器對這兩端的電壓進(jìn)行比較。將輸入端電壓高于參考電壓的比較器輸出為1,否則輸出為0。這2N-1個(gè)比較器的輸出連同0電勢輸出再經(jīng)過譯碼邏輯便可獲得N位二進(jìn)制數(shù),最后經(jīng)輸出鎖存器保存在輸出端。Flash ADC的采樣時(shí)序控制由采樣時(shí)鐘來完成。

          3 AT84AD001B的內(nèi)部結(jié)構(gòu)

          AT84AD001B中集成了兩路(I和Q)獨(dú)立的ADC轉(zhuǎn)換器,且具有8bit轉(zhuǎn)換精度,每個(gè)通道具有1GSPS的采樣率,在交錯(cuò)模式下兩路ADC并行采樣可以達(dá)到2 GSPS的采樣率。AT84AD001B內(nèi)部集成了1:1和1:2的數(shù)據(jù)多路分離器(DMUX)和LVDS輸出緩沖器,可以降低輸出數(shù)據(jù)率,也可以方便地與多種類型的高速FPGA直接相連,以實(shí)現(xiàn)高速率的數(shù)據(jù)緩存及處理。AT84AD001B內(nèi)部還集成了時(shí)鐘選擇器,可以根據(jù)具體需要方便的選擇單路時(shí)鐘或雙路時(shí)鐘來控制采樣。AT84AD001B的內(nèi)部結(jié)構(gòu)如圖2所示。




          上一頁 1 2 下一頁

          關(guān)鍵詞: 001B 001 AT 84

          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();