高幀頻CCD數(shù)據(jù)采集處理系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
電荷耦合器件CCD(Charge Coupled Devices)可以將光信號(hào)的強(qiáng)弱轉(zhuǎn)化為勢(shì)阱中電荷量的多少，從而實(shí)現(xiàn)光電轉(zhuǎn)換。它在圖像獲取領(lǐng)域中的應(yīng)用必然要對(duì)CCD輸出數(shù)據(jù)進(jìn)行采集處理。針對(duì)該高幀頻相機(jī)設(shè)計(jì)要求，CCD器件選用Sarnoff公司的VCCD512H。結(jié)合CCD多路輸出的特點(diǎn)，選用高速雙通道A／D芯片AD9942對(duì)輸出模擬信號(hào)進(jìn)行分時(shí)轉(zhuǎn)換，并利用FPGA系統(tǒng)資源豐富的特點(diǎn)，將CCD的系統(tǒng)控制和數(shù)據(jù)緩存集成在一片F(xiàn)PGA內(nèi)，簡(jiǎn)化了系統(tǒng)邏輯設(shè)計(jì)。
1 系統(tǒng)組成
完整的成像系統(tǒng)由光學(xué)系統(tǒng)、焦平面電路和數(shù)據(jù)采集處理電路三部分組成。這里就數(shù)據(jù)采集處理分為：A／D轉(zhuǎn)換電路和緩存及控制時(shí)序設(shè)計(jì)電路。輸入圖像經(jīng)光源照射后，通過(guò)物鏡成像在CCD光敏元件陣列上，CCD通過(guò)驅(qū)動(dòng)電路完成電信號(hào)的讀出。在控制電路的作用下，CCD輸出信號(hào)進(jìn)行緩沖放大，并經(jīng)A／D轉(zhuǎn)換電路進(jìn)行數(shù)字化處理。通常同步采樣的數(shù)據(jù)由控制信號(hào)控制雙口RAM實(shí)現(xiàn)數(shù)據(jù)存取，為了簡(jiǎn)化電路，以Xilinx公司的FPGA(XQ2V3000)作為數(shù)據(jù)采集控制的核心，由其產(chǎn)生CCD驅(qū)動(dòng)信號(hào)、A／D控制信號(hào)并實(shí)現(xiàn)數(shù)據(jù)存取。系統(tǒng)組成方框圖如圖1所示。
2 焦平面電路設(shè)計(jì)
2．1 VCCD512H結(jié)構(gòu)
VCCD512H是美國(guó)Sarnoff公司生產(chǎn)的一款背照式幀轉(zhuǎn)移面陣CCD，像元數(shù)為512×512，光譜范圍為400～950 nm。VCCD512H圖像傳感器由感光區(qū)、存儲(chǔ)區(qū)、水平移位寄存器和輸出電路等部分組成。感光區(qū)和存儲(chǔ)區(qū)都包含有16個(gè)子陣列，每個(gè)子陣列含有256×64個(gè)有效像元，每個(gè)子陣列對(duì)應(yīng)一組讀出寄存器，整個(gè)像面則由16個(gè)子陣列，共512×512個(gè)有效像元構(gòu)成，實(shí)際應(yīng)用中根據(jù)工程需要采用兩行合為一行的工作方式，即有效像元為512×256，每一路的有效像元數(shù)為128×64個(gè)，像元讀出速率為2 MHz。
2．2 緩沖放大電路
光信號(hào)經(jīng)VCCD512H傳感器后輸出的電信號(hào)有如下特點(diǎn)：負(fù)極性信號(hào)；包含有周期性的復(fù)位脈沖串?dāng)_；有效信號(hào)幅度值較小；像元讀出速率快。
CCD輸出信號(hào)的上述特點(diǎn)決定了它不能直接送入A／D轉(zhuǎn)換器，必須從硬件上進(jìn)行一系列的預(yù)處理，包括信號(hào)前置反向、阻抗匹配、放大、濾波即消除信號(hào)中的復(fù)位脈沖、噪聲等所造成的干擾。
在電路設(shè)計(jì)中，由CCD讀出的未經(jīng)相關(guān)雙采樣的電信號(hào)，首先經(jīng)過(guò)一級(jí)射極跟隨器，并在輸出端接一級(jí)RC濾波器濾除噪聲，然后交流耦合至差動(dòng)輸出放大器，由110 Ω屏蔽雙絞電纜連接至差動(dòng)接收、緩沖，到采樣保持電路。
2．3 驅(qū)動(dòng)電路
VCCD512H正常工作時(shí)需要11路驅(qū)動(dòng)信號(hào)，這包括加在感光區(qū)的三相時(shí)鐘脈沖A1，A2，A3;加在存儲(chǔ)區(qū)的三相時(shí)鐘B1，B2，B3；加在讀出寄存器的三相時(shí)鐘C1，C2，C3；清除殘留電荷的復(fù)位脈沖RET；箝位脈沖CLAMP。以上驅(qū)動(dòng)信號(hào)均由FPGA產(chǎn)生時(shí)序，但其時(shí)序不能直接輸送給CCD芯片，一方面因?yàn)镃CD驅(qū)動(dòng)電平比較特殊；另一方面，CCD各移位寄存器等效于容性負(fù)載，而且各級(jí)容性負(fù)載不盡相同，所要求的驅(qū)動(dòng)電流也不相同。所以在驅(qū)動(dòng)電路的選擇上，應(yīng)選擇具有較高電容負(fù)載驅(qū)動(dòng)能力和較高工作頻率，該設(shè)計(jì)選用EL7212。
3 數(shù)據(jù)采集處理
3．1 A／D變換電路
3．1．1 A／D芯片介紹
A／D芯片是數(shù)據(jù)采集系統(tǒng)的核心器件，數(shù)據(jù)采集系統(tǒng)性能在很大程度上取決于A／D芯片的性能。根據(jù)項(xiàng)目要求A／D器件的分辨率應(yīng)為12位，轉(zhuǎn)換速率為16 MHz，共16路，故選用高速A／D芯片AD9942。因它可實(shí)現(xiàn)兩路模擬信號(hào)的40 MHz速率相關(guān)雙采樣(CDS)，0～18 dB 9 b可變?cè)鲆娣糯?VGA)，40 MSPS模／數(shù)轉(zhuǎn)換器(ADC)，多極暗電平箝位控制。AD9942功能框圖如圖2所示。
評(píng)論