<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          關(guān) 閉

          新聞中心

          EEPW首頁 > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

          基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

          ——
          作者:陳綱 費(fèi)元春 時(shí)間:2007-01-04 來源:國外電子元器件 收藏
          (Direct Digital Synthesis)技術(shù)的簡稱,是近年來隨著數(shù)字集成電路和計(jì)算機(jī)的迅猛發(fā)展而出現(xiàn)的一種新的頻率合成技術(shù)。該技術(shù)從相位概念出發(fā)來對頻率進(jìn)行合成。它采用數(shù)字取樣技術(shù),將參考信號的頻率、相位、幅度等參數(shù)轉(zhuǎn)變成一組取樣函數(shù),然后直接運(yùn)算出所需要的頻率信號。由于是全數(shù)字結(jié)構(gòu),其輸出信號中含有大量雜散譜線。另外,其超寬頻帶信號也將遇到諧波電平高,從而難以抑制諧波等問題。這些問題嚴(yán)重影響了輸出信號的頻譜純度,也成為限制其應(yīng)用的主要因素。本文提出了一種解決此問題的電路方案,并對如何改善信號源的頻譜質(zhì)量進(jìn)行了討論。

          1 AD9952芯片介紹

          1.1 AD9952的主要特點(diǎn)

          AD9952是ADI公司2003年推出的新產(chǎn)品。該芯片能以早期芯片十分之一的功耗提供速度高達(dá)400MHz的內(nèi)部時(shí)鐘,可合成高達(dá)160 MHz的頻率。AD9952的主要性能如下:

          ●具有高達(dá)400MHz的內(nèi)部時(shí)鐘,可單端或雙端差分輸入,并附有PLL參考時(shí)鐘和可編程乘法器(4倍~20倍)。

          ●超低功耗,1.8V時(shí)的功耗小于250mW。

          ●內(nèi)部集成有14位DAC和超高速比較器,可產(chǎn)生高穩(wěn)定度的方波輸出。

          ●內(nèi)含32位相位累加器和19位正弦查詢表ROM。

          ●含有可編程的相位/幅度抖動(dòng)電路;可以減小由于相位截?cái)嗪停模粒昧炕`差帶來的雜散。

          ●DAC輸出相位噪聲小于-125dBc/Hz/1kHz;動(dòng)態(tài)性能為:80dB SFDR@130MHz(偏移



          評論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();