基于DDS技術(shù)的雜散分析及抑制方法

2.1 相位截?cái)嘁氲碾s散

在DDS中，一般相位累加器的位數(shù)N大于ROM的尋址位數(shù)P，因此累加器的輸出尋址

其N一P個(gè)低位就必須舍掉，這樣就不可避免地產(chǎn)生相位誤差，稱為相位截?cái)嗾`差，表現(xiàn)在輸出頻譜上就是雜散分量。因?yàn)?DDS輸出信號(hào)通常是正弦信號(hào)，因此它的相位截?cái)嗑哂忻黠@的周期性。這相當(dāng)于周期性的引入一個(gè)截?cái)嗾`差，最終影響就是輸出信號(hào)帶有一定的諧波分量。相位截?cái)嗖⒉皇敲總€(gè)輸出點(diǎn)都產(chǎn)生雜散。它們的大小取決于三個(gè)因素：累加器的位數(shù)N，尋址位數(shù)P，頻率控制字FCW。雜散分量分布在基頻兩邊，是DDS雜散的主要來源。

2.2 幅度量化引入的雜散

由于DDS內(nèi)部波形存儲(chǔ)器中存儲(chǔ)的正弦幅度值是用二進(jìn)制表示的，對(duì)于越過存儲(chǔ)器字長的正弦幅度值必須進(jìn)行量化處理，這樣就引人了量化誤差。幅度量化主要有兩種方式，即舍入量化和截尾量化，實(shí)際中DDS多采用舍入量化方式。一般地，幅度量化引人的雜散水平低于相位截?cái)嗪?DAC非理想轉(zhuǎn)換特性所引起的雜散水平。

2.3 DAC轉(zhuǎn)換引入的雜散

DAC轉(zhuǎn)換帶來的雜散主要包括DAC非線性帶來的雜散和DAC毛刺引起的雜散。由于DAC非線性的存在，使得查找表所得的幅度序列從DAC的輸入到輸出要經(jīng)過一個(gè)非線性的過程，加之DDS是一個(gè)采樣系統(tǒng)，產(chǎn)生的諧波分量會(huì)以采樣頻率為周期搬移。另外，DAC的有限分辨位數(shù)，D/A轉(zhuǎn)換過程中的瞬間毛刺，時(shí)鐘泄露，轉(zhuǎn)換速率受限等，也會(huì)在數(shù)模轉(zhuǎn)換中產(chǎn)生了大量雜散頻率分量。

3 改善DDS雜散的方法

全數(shù)字結(jié)構(gòu)給DDS帶來輸出帶寬和雜散的不足。目前，降低DDS輸出雜散的方法主要有以下幾種：

3.1 采用抖動(dòng)注入技術(shù)

由前面的分析可知,相位截?cái)嗾`差給輸出信號(hào)引入了周期性的雜散,因此設(shè)法破壞雜散的周期性及其與信號(hào)的相關(guān)性,可以有效地抑制相位截?cái)鄮淼恼`差。抖動(dòng)注入技術(shù)是基于打破相位截?cái)嗾`差周期性的原理工作的，采用抖動(dòng)注入后的雜散抑制可達(dá)到與增加2bit相位尋址相同的效果。抖動(dòng)注入采用加入滿足一定統(tǒng)計(jì)特性的擾動(dòng)信號(hào)來打破誤差信號(hào)序列周期性，將具有較大幅度的單根雜散信號(hào)譜線的功率在較寬的頻率范圍內(nèi)進(jìn)行平均來改善總的信號(hào)頻譜質(zhì)量。根據(jù)抖動(dòng)注入的位置不同，可有頻率控制字加擾、R0M尋址加擾、幅度加擾，根據(jù)抖動(dòng)注入的誤差對(duì)象不同，由相位截?cái)嗾`差加擾和幅度量化誤差加擾。C．E．Wheatly提出了一種針對(duì)相位截?cái)嗾`差的抖動(dòng)注入方法，在每次累加器溢出時(shí)，產(chǎn)生一個(gè)隨機(jī)整數(shù)加到累加器上，使相位累加器的溢出隨機(jī)性的提前，從而打破周期性，抑制了雜散，但增加了背景噪聲。

3.2 ROM幅度表壓縮

DDS是通過查表將相位轉(zhuǎn)換為幅度值，如果能夠?qū)⒎缺磉M(jìn)行壓縮就相當(dāng)于增加了R0M數(shù)據(jù)尋址位數(shù)，DDS輸出頻譜將進(jìn)一步得到改善。各國學(xué)者對(duì)此進(jìn)行了研究并提出了各種壓縮算法，利用三角函數(shù)的恒等變換，將一個(gè)大的R0M分成幾個(gè)小R0M，通過邏輯控制電路實(shí)現(xiàn)對(duì)sin 的近似。還可以利用弦信號(hào)的波形具有四分之一對(duì)稱性，R0M表中只需存儲(chǔ)[0，丌／2]的波形，在電路中利用相位的最高位控制輸出波形的符號(hào)，次高位控制 R0M表的尋址，對(duì)相位和幅度進(jìn)行適當(dāng)?shù)姆D(zhuǎn)便可得到整周期波形，R0M表壓縮比4：1。在成功壓縮了R0M表的同時(shí)也帶來了一些缺點(diǎn)，如邏輯控制電路復(fù)雜、實(shí)時(shí)性下降等。

3.3 PLL+DDS法

如前所述，DDS技術(shù)具有頻率分辨率高，頻率捷變速度快，變頻相位連續(xù)等優(yōu)點(diǎn)，但帶寬和雜波抑制較差，而PLL頻率合成技術(shù)具有寬帶、高頻率、頻譜質(zhì)量好，對(duì)雜散抑制較強(qiáng)等優(yōu)點(diǎn)，但其頻率捷變速度較慢。所以，在一些信號(hào)捷變速度、帶寬，頻譜質(zhì)量要求相對(duì)折中的電路中，結(jié)合PLL頻率合成技術(shù)與DDS 技術(shù)的結(jié)合，將是一種解決DDS雜散的理想解決方案。