基于GB3442-82的集成運(yùn)放參數(shù)測(cè)試儀設(shè)計(jì)
加入技術(shù)交流群
3．2．2 差模開環(huán)交流電壓增益AVD的測(cè)量
閉合S1、S3、S4、S10、S12，S2→3、S11→1，設(shè)信號(hào)源輸出電壓為VS，測(cè)得輔助運(yùn)放輸出電壓為VLO，則有：本文引用地址：http://www.ex-cimer.com/article/188690.htm
AVD的測(cè)量誤差在很大程度上取決于電路中R1、R2的匹配精度，若匹配誤差為δ=(R1-R2)/R2，δ1=(Rf-Ri)/Ri，則單純由電阻失配引起的相對(duì)誤差為△A VD=20 log(δ+1)，該系統(tǒng)占為0．6％。
3．2．3 共模抑制比KCMR的測(cè)量
閉合S1、S3、S4、S10、S12，S2→1、S11→3、S13→1，設(shè)信號(hào)源輸出電壓為VS，測(cè)得輔助運(yùn)放輸出電壓為VIO，則有：
KCMR的測(cè)量誤差在很大程度上取決于電路中待測(cè)運(yùn)放兩輸入端電阻的匹配精度，若匹配誤差為δ1，則單純由電阻失配引起的相對(duì)誤差為△KCMR=20log(δ1+1)，δ1=δ。
5 系統(tǒng)測(cè)量與分析
利用該系統(tǒng)測(cè)量OP07、μA741、LF256等，運(yùn)放器件的參數(shù)可在FPGA顯示器上顯示，后果表明，該測(cè)試儀測(cè)量精度高，符合設(shè)計(jì)要求，其中表1是測(cè)量OP07結(jié)果。
6 結(jié)束語(yǔ)
該系統(tǒng)完成了對(duì)運(yùn)放參數(shù)VIO(0～40 mV)、IIO(0～4μA)、AVD(60～120 dB)、KCMR的測(cè)量，(誤差分別為1％和±2 dB)，而且還實(shí)現(xiàn)了BWC的測(cè)量和自動(dòng)量程轉(zhuǎn)換功能，其中掃頻信號(hào)的步進(jìn)頻率為1 kHz，電壓有效值為(2±0．1)V。系統(tǒng)通過FPGA提供鍵盤和顯示器等人機(jī)交互界面。能準(zhǔn)確實(shí)現(xiàn)對(duì)測(cè)量方式的控制及相關(guān)信息的顯示，且增加觸摸屏控制和打印測(cè)量結(jié)果功能，具有較好的可重復(fù)性和參考性。另外，在系統(tǒng)中通過對(duì)硬件的處理，消除了因使用繼電器由環(huán)路正反饋帶來的自
激效應(yīng)，進(jìn)一步提高了系統(tǒng)穩(wěn)定性。
評(píng)論