<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          新聞中心

          EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 同步采樣A/D轉(zhuǎn)換器AD7262原理及應(yīng)用

          同步采樣A/D轉(zhuǎn)換器AD7262原理及應(yīng)用

          作者: 時(shí)間:2009-07-31 來源:網(wǎng)絡(luò) 收藏

          主要通信方式為SPI四線式。由于無法控制何時(shí)通信,故只能工作在從模式下。主控制器LPC2378的P0.15提供通訊時(shí)鐘信號(hào)SCLK。CS為片選輸入。DOUTA或DOUTB為SPI的數(shù)據(jù)輸出端。SPI的數(shù)據(jù)輸入端為PD0/DIN。電路設(shè)計(jì)時(shí),通過LPC2378向內(nèi)部寫入相關(guān)數(shù)據(jù)來實(shí)現(xiàn)各類動(dòng)態(tài)配置。圖3和圖4為串行接口讀寫時(shí)序圖。串行時(shí)鐘SCLK提供轉(zhuǎn)換時(shí)鐘及AD7262轉(zhuǎn)換后傳輸信息的控制。對(duì)于片內(nèi)2個(gè)A/器,AD7262有相應(yīng)的2個(gè)輸出引腳。數(shù)據(jù)從AD7262的DOUTA和DOUTB讀取。用戶可選用其中一個(gè)輸出數(shù)據(jù)。

          在CS下降沿,跟蹤保持器處于保持模式。此時(shí),采樣、轉(zhuǎn)
          換同時(shí)被初始化模擬輸入。這需要至少19個(gè)SCLK周期。第19個(gè)SCLK的下降沿到來時(shí),AD7262恢復(fù)至跟蹤模式,并設(shè)置DOUTA、DOUTB為使能。數(shù)據(jù)流由12位組成,MSB在前。轉(zhuǎn)換結(jié)果MSB在SCLK第19個(gè)周期的下降沿由微控制器在第20個(gè)時(shí)鐘SCLK的下降沿或上升沿讀取。上升沿還是下降沿取決于所使用的SCLK的頻率。如SCLK最大頻率為40 MHz時(shí),其讀取數(shù)據(jù)時(shí)間是23 ns,則導(dǎo)致2 ns的建立時(shí)間。而這2 ns的建立時(shí)間無法與微控制器匹配。在這種情況下,就需要在時(shí)鐘SCLK的上升沿開始讀數(shù)據(jù)。這樣,轉(zhuǎn)換結(jié)果的MSB位在第19個(gè)SCLK下降沿,延遲15 ns,并在第20個(gè)周期SCLK的上升沿才被讀出。依此類推,至第30個(gè)SCLK下降沿A/器輸出LSB,在第31個(gè)SCLK上升沿讀出。反之,如果SCLK為32 MHz時(shí),則下降沿讀數(shù)據(jù)。在設(shè)計(jì)中SPI的通信時(shí)鐘頻率(LPC2378的P0.15)小于32 MHz,所以在時(shí)鐘的下降沿由LPC2378讀寫數(shù)據(jù)。為提高系統(tǒng)的精度和穩(wěn)定性,可加入一定阻值的耦合電容。
          3.2 軟件設(shè)計(jì)
          AD7262內(nèi)含6個(gè)寄存器,分別是A/器的結(jié)果寄存器、控制寄存器、A/D轉(zhuǎn)換器A和B的內(nèi)部失調(diào)寄存器、A/D轉(zhuǎn)換器A和B通道的外部增益寄存器??刂萍拇嫫鞴灿?2位,其中,RD3~RD0是寄存器選擇位。
          由于LPC2378和AD7262都兼容SPI接口,兩者的編程只需按照時(shí)序圖進(jìn)行即可。此外LPC2378還有許多其他類型接口,所以便于實(shí)現(xiàn)網(wǎng)絡(luò)化,詳細(xì)流程參見圖5。

          軟件設(shè)計(jì)中需要注意:CAL引腳在CS為低電平前必須至少保持2μs高電平以確保第一個(gè)轉(zhuǎn)換周期中校準(zhǔn)的準(zhǔn)確性。如果在這段時(shí)間內(nèi),CAL出現(xiàn)低電平,將導(dǎo)致校準(zhǔn)結(jié)果不準(zhǔn)確。但如果繼續(xù)為高電平,下一個(gè)校準(zhǔn)轉(zhuǎn)換則是準(zhǔn)確的。另外在A/D轉(zhuǎn)換過程中,CAL若出現(xiàn)高電平,轉(zhuǎn)換結(jié)果也將不正確。AD7262的校準(zhǔn)是在測(cè)量過程中,A/D轉(zhuǎn)換前進(jìn)行的。在測(cè)量過程中先校準(zhǔn)再采樣保持。與編程寫寄存器,在時(shí)序上要分開。此外使用SPI接口,只有硬件復(fù)位是不夠的,還要使用軟件復(fù)位以保證讀寫數(shù)據(jù)的正確性。實(shí)際應(yīng)用中,要將數(shù)字和模擬部分地線隔離。整個(gè)軟件部分采用串口讀寫寄存器完成。

          4 結(jié)束語
          與其他A/D轉(zhuǎn)換器相比,AD7262除了轉(zhuǎn)換速度快、接口簡(jiǎn)單、低功耗、控制功能較強(qiáng)的特點(diǎn)外,還具有內(nèi)嵌PGA、自動(dòng)校準(zhǔn)、等特點(diǎn),適合于不同信號(hào)強(qiáng)度級(jí)別的多種電極傳感器的信號(hào)檢測(cè)、控制和電機(jī)控制系統(tǒng)。目前,該系統(tǒng)已成功應(yīng)用于物理勘探電法實(shí)驗(yàn)儀器中,實(shí)現(xiàn)A-B和M-N的電極同步電壓測(cè)量,效果較好。


          上一頁 1 2 下一頁

          關(guān)鍵詞: 7262 AD 同步采樣 D轉(zhuǎn)換

          評(píng)論


          相關(guān)推薦

          技術(shù)專區(qū)

          關(guān)閉
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();