串行A/D轉(zhuǎn)換器MAX1270及其應(yīng)用

1． 引言

目前A/D轉(zhuǎn)換器的種類繁多，從數(shù)據(jù)輸出形式上可分為串行輸出與并行輸出兩大類。其中串行輸出AD轉(zhuǎn)換器因其硬件接口簡單而得到廣泛應(yīng)用。另外，從可接受的輸入信號極性上看，A/D轉(zhuǎn)換器又可分為單極性輸入和雙極性輸入。在很多的數(shù)據(jù)采集場合常常面對極性可變的模擬信號。當然可將待轉(zhuǎn)換信號進行電位移動以將其轉(zhuǎn)化為單一極性，但如此便增加了電路的復(fù)雜性。串行輸出、雙極性輸入A/D轉(zhuǎn)換器MAX1270^[1]不增加任何硬件電路即可實現(xiàn)對雙極性模擬信號的A/D轉(zhuǎn)換。迄今為止對MAX1270的應(yīng)用非常少^[2]，且未見詳細介紹。本文詳細介紹了MAX1270的特點，給出了最簡硬件接口、軟件編程及應(yīng)用實例。

2． MAX1270芯片介紹

MAX1270是8通道、多量程雙極性輸入、串行輸出、逐次逼近型12 bit AD轉(zhuǎn)換器。其封裝形式有24腳Narrow PDIP和28腳SSOP兩種。PDIP封裝的引腳排列如圖1所示。各有用引腳功能如下：

1－V_DD，+5V電源輸入端；2、4－DGND，數(shù)字地；5－SCLK，串行時鐘輸入端；6－/CS,片選輸入端，低電平有效；7－DIN,串行數(shù)據(jù)輸入，即AD轉(zhuǎn)換控制字輸入端；8－SSTRB,串行數(shù)據(jù)輸出選通輸出端；10－DOUT,串行數(shù)據(jù)輸出端；11－/SHDN,掉電模式控制輸入端，

低電平有效；12－AGND,模擬地；13~20－CH0~CH7,模擬信號輸入端；21－REFADJ，參考電壓輸出/外部調(diào)節(jié)輸入；23－REF，參考電壓緩沖輸出/ADC的參考輸入。

2.1 MAX1270的控制字

MAX1270的8位控制字及其功能如表1所示。最高位START為起始位（高電平），標志控制字的開始。/CS為低電平期間，控制字在時鐘脈沖SCLK作用下先高位后低位通過DIN端輸入。

表1 控制字格式

2.2時鐘模式與轉(zhuǎn)換速率

PD1PD0為掉電/時鐘模式選擇位。PD1PD0＝10、11時為省電模式。正常工作時MAX1270有外部時鐘與內(nèi)部時鐘兩種工作模式。PD1PD0＝01時為外部時鐘模式，串行數(shù)據(jù)的移入、移出以及數(shù)據(jù)采集、轉(zhuǎn)換都由SLCK端的輸入脈沖控制。PD1PD0＝00時為內(nèi)部時鐘模式，數(shù)據(jù)轉(zhuǎn)換時鐘由芯片自己產(chǎn)生，減輕了微處理器的負擔，使得轉(zhuǎn)換后的數(shù)據(jù)可在微處理器方便的任何時刻讀取，利于提高微處理器的工作效率。外部時鐘模式分為25SCLK/s（每個數(shù)據(jù)轉(zhuǎn)換需要25個時鐘周期）和18 SCLK/s兩種方式，后者轉(zhuǎn)換速率稍快的原因是在全部數(shù)據(jù)轉(zhuǎn)換期間/CS始終維持有效電平。內(nèi)部時鐘模式也有20、16、13 SCLK/s等不同轉(zhuǎn)換方式。不同的時鐘模式和轉(zhuǎn)換方式，其轉(zhuǎn)換速率不同。在外部時鐘模式、SCLK速率為2MHz、18 SCLK/s時MAX1270轉(zhuǎn)換速率可達110ksps。

2.3通道選擇與輸入范圍

SEL2~SEL0為通道選擇位，000~111分別選擇輸入通道CH0~CH7。RNG~BIP為輸入范圍選擇位，MAX1270有4種輸入范圍。RNG~BIP置00時 0～5V單極性輸入， 置01時0～+10V單極性輸入； 置10時 -5～+5V雙極性輸入；置11時-10～+10V雙極性輸入。

2.4傳輸函數(shù)與輸出數(shù)據(jù)格式

對單極性輸入，1LSB＝FS/4096，輸出數(shù)據(jù)為12位二進制碼。對雙極性輸入，1LSB＝FS/2048，輸出數(shù)據(jù)為12位二進制補碼。

2.5參考電壓

MAX1270可使用芯片內(nèi)的4.096V參考電壓，也可使用外部參考。圖2是使用片外參考和片內(nèi)參考時相關(guān)管腳的接法。

3． 電路硬件連接與軟件編程

MAX1270與AT89S52的連接方法如圖3所示。下面是用匯編語^[2]言編寫的一個通道AD轉(zhuǎn)換子程序adconversion，外部時鐘模式，轉(zhuǎn)換方式25SCLK/s?？刂谱衷赗1中。轉(zhuǎn)換所得12位數(shù)據(jù)高4位放入R3,低8位放入R4。