儀表放大器電路設(shè)計

2．2 性能測試與分析
實現(xiàn)儀表放大器電路的四種方案中，都采用4個電阻組成電橋電路的形式，將雙端差分輸入變?yōu)閱味说男盘栐摧斎?。性能測試主要是從信號源Vs的最大輸入和Vs最小輸入、電路的最大增益及共模抑制比幾方面進行仿真和實際電路性能測試。測試數(shù)據(jù)分別見表1和表2。其中，Vs最大(小)輸入是指在給定測試條件下，使電路輸出不失真時的信號源最大(小)輸入；最大增益是指在給定測試條件下，使輸出不失真時可以實現(xiàn)的電路最大增益值。共模抑制比由公式KCMRR=20|g | AVd／AVC|(dB)計算得出。

說明：
(1)f為Vs輸入信號的頻率；
(2)表格中的電壓測量數(shù)據(jù)全部以峰峰值表示；
(3)由于仿真器件原因，實驗中用Multisim對方案3的仿真失效，表1中用“-”表示失效數(shù)據(jù)；
(4)表格中的方案1～4依次分別表示以LM741，OP07，LM324和AD620為核心組成的儀表放大器電路。
由表1和表2可見，仿真性能明顯優(yōu)于實際測試性能。這是因為仿真電路的性能基本上是由仿真器件的性能和電路的結(jié)構(gòu)形式確定的，沒有外界干擾因素，為理想條件下的測試；而實際測試電路由于受環(huán)境干擾因素(如環(huán)境溫度、空間電磁干擾等)、人為操作因素、實際測試儀器精確度、準確度和量程范圍等的限制，使測試條件不夠理想，測量結(jié)果具有一定的誤差。在實際電路設(shè)計過程中，仿真與實際測試各有所長。一般先通過仿真測試，初步確定電路的結(jié)構(gòu)及器件參數(shù)，再通過實際電路測試，改進其具體性能指標及參數(shù)設(shè)置。這樣，在保證電路功能、性能的前提下，大大提高電路設(shè)計的效率。
由表2的實測數(shù)據(jù)可以看出：方案2在信號輸入范圍(即Vs的最大、最小輸入)、電路增益、共模抑制比等方面的性能表現(xiàn)為最優(yōu)。在價格方面，它比方案1和方案3的成本高一點，但比方案4便宜很多。因此，在四種方案中，方案2的性價比最高。方案4除最大增益相對小點，其他性能僅次于方案2，具有電路簡單，性能優(yōu)越，節(jié)省設(shè)計空間等優(yōu)點。成本高是方案4的最大缺點。方案1和方案3在性能上的差異不大，方案3略優(yōu)于方案1，且它們同時具有絕對的價格優(yōu)勢，但性能上不如方案2和方案4好。
綜合以上分析，方案2和方案4適用于對儀表放大器電路有較高性能要求的場合，方案2性價比最高，方案4簡單、高效，但成本高。方案1和方案3適用于性能要求不高且需要節(jié)約成本的場合。針對具體的電路設(shè)計要求，選取不同的方案，以達到最優(yōu)的資源利用。電路的設(shè)計方案確定以后，在具體的電路設(shè)計過程中，要注意以下幾個方面：
(1)注意關(guān)鍵元器件的選取，比如對圖2所示電路，要注意使運放A1，A2的特性盡可能一致；選用電阻時，應(yīng)該使用低溫度系數(shù)的電阻，以獲得盡可能低的漂移；對R3，R4，R5和R6的選擇應(yīng)盡可能匹配。
(2)要注意在電路中增加各種抗干擾措施，比如在電源的引入端增加電源退耦電容，在信號輸入端增加RC低通濾波或在運放A1，A2的反饋回路增加高頻消噪電容，在PCB設(shè)計中精心布局合理布線，正確處理地線等，以提高電路的抗干擾能力，最大限度地發(fā)揮電路的性能。

3 結(jié) 語
在具體討論儀表放大器電路結(jié)構(gòu)、原理的基礎(chǔ)上，設(shè)計了四種儀表放大器電路。通過仿真與實際性能測試，分析、總結(jié)出四種方案的特點，為儀表放大器電路的設(shè)計者提供一定的思路借鑒。