充滿信心地設(shè)計(jì)軍用SDR產(chǎn)品
加入技術(shù)交流群
在小外形、輕型、電池供電SDR以及使用SRW和傳統(tǒng)信號(hào)的專業(yè)無線電設(shè)備中，Cyclone III等FPGA器件經(jīng)過優(yōu)化，能夠解決各種SWaP設(shè)計(jì)難題。
● 苛刻的體積和重量限制：對(duì)于設(shè)備體積小于10in3的最小型應(yīng)用，該器件在單個(gè)芯片中有足夠的資源來處理SRW-CC(士兵無線電信號(hào)，戰(zhàn)斗通信機(jī)模式)等高級(jí)信號(hào)。豐富的信號(hào)處理模塊和充足的分布式存儲(chǔ)器滿足了外部大功率存儲(chǔ)器元件對(duì)功耗的要求。還可以提供器件管芯，以便進(jìn)行高級(jí)微封裝。
● 功耗直接影響了任務(wù)執(zhí)行時(shí)間：Cyclone III能夠以小于1W的功率實(shí)現(xiàn)全部的信號(hào)處理功能，任務(wù)執(zhí)行速度是目前PLD方案的4倍。
● 數(shù)字信號(hào)處理對(duì)功耗預(yù)算的影響最大：隨著信號(hào)復(fù)雜度的提升，大部分功能都可以在Cyclone III FPGA中優(yōu)化實(shí)現(xiàn)，從數(shù)字電子功耗預(yù)算中去掉DSP器件的功耗。
● 采用數(shù)字邏輯的折中考慮：Cyclone III等低功耗PLD在每瓦每秒百萬指令(MIPS)指標(biāo)上已經(jīng)超過了DSP，可以實(shí)現(xiàn)效率更高、功耗更低的數(shù)字方案。
● 對(duì)靜態(tài)和動(dòng)態(tài)功耗的折中考慮：可以通過使用低靜態(tài)功耗的Cyclone III來降低待機(jī)功耗，靜態(tài)功耗低于其他90nm和65nm FPGA的1/10。
● 折中考慮電壓和頻率調(diào)整，以節(jié)省功耗：通過將Cyclone III的功能區(qū)劃分為多個(gè)PLD時(shí)鐘域，可以調(diào)整頻率來節(jié)省功耗。采用電壓調(diào)整(Stratix III FPGA提供1.1V和0.9V工作模式)和器件關(guān)斷方法能夠有效降低待機(jī)工作時(shí)的靜態(tài)泄漏。
● 軟件和硬件劃分，以節(jié)省功耗：效率最高的SWaP使用系統(tǒng)和器件效能工具來優(yōu)化系統(tǒng)應(yīng)用、工作模式、智能軟件控制，以及GPP、PLD、DSP和ASIC方案之間設(shè)計(jì)人員的功能劃分等。為了進(jìn)一步節(jié)省功耗，可以采用軟件控制，在器件之間進(jìn)行智能系統(tǒng)劃分，關(guān)斷待機(jī)時(shí)不重要的部分。
SDR設(shè)計(jì)流程和工具
要保持在SWaP上的設(shè)計(jì)信心，設(shè)計(jì)人員應(yīng)采用能夠簡化并加速系統(tǒng)設(shè)計(jì)流程的方法和工具，集成最新開發(fā)和能夠重復(fù)使用的知識(shí)產(chǎn)權(quán)(IP)，以及FPGA和第三方供應(yīng)商的IP。
軟件編程重新配置(SPR)是支持各種可編程器件(相對(duì)于一種器件系列)在SDR頻譜范圍內(nèi)應(yīng)用的設(shè)計(jì)方法。SPR方法可利用Altera的SOPC Builder IP集成工具和Avalon流接口(Quartus工具包的組成部分)，簡化了數(shù)據(jù)包、DSP、圖像和雷達(dá)處理等多種應(yīng)用領(lǐng)域的系統(tǒng)設(shè)計(jì)。
評(píng)論