關于模擬數(shù)據(jù)采集的設計權衡的分析與研究
加入技術交流群
設計者的工作
由于高電壓軌可提供更好的動態(tài)范圍，很多工業(yè)數(shù)據(jù)采集系統(tǒng)的設計者要求自己的運放和數(shù)據(jù)轉換器采用這類電壓軌。于是，ADC 制造商開發(fā)出了工作在 16V 電壓軌的 CMOS 數(shù)據(jù)轉換器。Analog Devices 公司高級現(xiàn)場應用工程師 Chris Hyde 指出，這些器件可以處理高達 15V 的傳感器輸入。
對低動態(tài)范圍的其他補償是盡可能早地對傳感器信號進行數(shù)字化。UEI 的 Ivchenko 說：“高速 ADC 價格已經下降到了一個讓過采樣更有意義的點位。” 本文引用地址：http://www.ex-cimer.com/article/188913.htm
使用了過采樣，就可以用數(shù)字濾波器降低噪聲。過采樣與濾波器越多，則噪聲抑制能力越好，但系統(tǒng)會更慢。Ivchenko 指出，采用 22n 過采樣及使用一個數(shù)字均化濾波器會提高噪聲性能。下表列出了給定位數(shù)下需要多少過采樣才能提高噪聲性能的情形。
對給定位數(shù)提高噪聲性能需要的過采樣值
Ivchenko 在 ADC 后加了一個“磚墻式”（120 dB/倍頻程）數(shù)字有限脈沖響應（FIR）濾波器，以降低噪聲并提取出感興趣的頻譜。然后，他提取一部分數(shù)據(jù)或作一個移動平均，使采樣速率能為應用所接受。
低壓 ADC 與運放要求有足夠的供電電流，才能在數(shù)據(jù)轉換期間保持信號穩(wěn)定。Hyde 說：“設計者挑選的運放和電壓基準經常沒有足夠的驅動能力。一個電壓基準可能同時需要流出和流入電流。”一個 ADC 可能有一個動態(tài)輸入阻抗，而且可能需要一個低阻抗信號源作充分的耦合，才能維持基準電壓電平。
National Instruments 的模擬設計工程師 Luis Orozco 稱：“SAR 轉換器需要一種很低的輸出阻抗源來保持輸入信號在轉換期間不會變化。由于 SAR ADC 一般對其電源表現(xiàn)為高動態(tài)負載，我們要小心地旁路所有器件?！彼赋觯o一個 ADC 配用正確的運放非常重要。
Orozco 說：“一個運放要具備實現(xiàn)特定 ADC 規(guī)格的性能，它消耗的電流要比 ADC 自身多數(shù)倍。”ADC 的基準輸入與信號輸入表現(xiàn)類似。低功耗器件（如電壓基準）可能需要電容器或緩沖器，從而在 ADC 對基準采樣時保持輸出的穩(wěn)定電平。
Ivchenko 補充說：“不僅如此，還應采用低等效串聯(lián)電阻（ESR）的旁路電容。可能的話盡量用 X7R 陶瓷電容，而不用鉭電容。電容器必須有足夠快的充放電速度，才能在轉換期間為 ADC 提供足夠的峰值電流?！备?ESR 會增加電容器的充放電時間。
圖 2 給出了提供充足電流的兩種方法。在圖 2a 中，一只電容器存儲能量，當 ADC 需要更多電流來保持基準電壓穩(wěn)定時，電容為其供電。一般 22?F 的電容就夠用了，但要查看ADC 數(shù)據(jù)手冊來確認這一點。在圖 2b 中，運放用于 ADC 電壓基準的緩沖。運放給電壓基準提供了高阻抗輸入，同時其低阻抗輸出能為 ADC 提供充足的電流。雖然運放方案更講究，但它為 Vref 增加了一個偏置電壓，這會增加系統(tǒng)噪聲、功耗，而且成本也更高。
差分輸入
為改善動態(tài)范圍和噪聲抑制能力，應在數(shù)據(jù)采集系統(tǒng)中采用差分輸入。使用差分輸入時（與單端輸入相反），兩根信號線上的任何信號都被共模抑制（CMR）放大器或 ADC 排除掉了。如果傳感器輸出是單端的，可使用一種單端-差分轉換驅動電路（圖 3）。數(shù)據(jù)采集系統(tǒng)可以設計為使用單端輸入或差分輸入。
很多數(shù)據(jù)采集系統(tǒng)都用一個復用器來增加通道。復用器中的電阻與電容會影響信號的完整性。例如，來自復用器的電荷注入會將 DC 信號轉變?yōu)?AC 信號。導通電阻（Ron）與寄生電容相結合，就形成了一個低通濾波器，它有一個 RC 時間常數(shù)。圖 4 表示如果時間常數(shù)相對于采樣時間過長將會發(fā)生的事情。
評論