一種可實現(xiàn)高速信號處理的超聲波無損檢測系統(tǒng)的設

無損探傷技術是在不損壞工件或原材料工作狀態(tài)的前提下，對被檢驗部件的表面和內部質量進行檢查的一種測試手段。超聲波探傷就是利用超聲能透入金屬材料的深處，并由一截面進入另一截面時，在界面邊緣發(fā)生反射的特點來檢查零件缺陷的一種方法。當超聲波束自零件表面由探頭通至金屬內部，遇到缺陷與零件底面時就分別發(fā)生反射波來，在熒光屏上形成脈沖波形，根據(jù)這些脈沖波形來判斷缺陷位置和大小。

隨著超聲波探傷技術的發(fā)展，對數(shù)字信號的處理與分析已不再僅僅是輔助技術，而是一種基本技術，由此出現(xiàn)了各種全數(shù)字化的超聲波檢測設備。但早期的數(shù)字化設備僅停留在超聲波檢測頻率較低頻段的信號處理上，主要是受到高速A/D和高速存儲技術的限制，由于計算機總線技術應用的瓶頸，也不能實時多通道傳送波形數(shù)據(jù)到計算機去處理，聲源定位信號分析等實時顯示分析的功能只能由硬件輸出的參數(shù)完成。

而A/D轉換器和高效率微處理器的問世克服了在高頻領域應用模擬電子技術受到的各種限制。數(shù)字化全波形超聲波探傷設備就是由計算機作為主機，以單片機芯片為主構成的專用板卡統(tǒng)一控制管理超聲系統(tǒng)。這種設備綜合應用了高速數(shù)據(jù)采集技術、A/D轉換技術、大容量緩沖技術、多通道切換技術、數(shù)據(jù)存儲技術和數(shù)據(jù)管理軟件技術等先進的數(shù)據(jù)信號處理技術，使得多通道聲發(fā)射波形的采集和分析不再困難。因此，如何開發(fā)和研制更具先進性、創(chuàng)新性、科學性和實用性的全數(shù)字式超聲波檢測設備和系統(tǒng)，已成為一項緊迫性的任務。

本文主要介紹一種基于高速信號處理技術的超聲波無損檢測系統(tǒng)的典型設計方案，從系統(tǒng)的總體設計、單元電路設計和程序設計等方面闡述和分析了設計原理、電路和軟件的結構與功能等，系統(tǒng)方案具有較高的技術含量和實用價值。

總體設計
系統(tǒng)的總體結構設計如圖１所示。首先，由高壓脈沖發(fā)生器發(fā)射高壓脈沖，其經(jīng)能量轉換電路形成超聲波信號，遇到缺陷或雜質時產(chǎn)生反射波，再經(jīng)能量轉換電路轉換為電壓信號，最后經(jīng)放大電路放大、A/D轉換后，形成數(shù)字量，寫入高速數(shù)據(jù)緩存器中；然后，由PCI接口電路將緩存器中的數(shù)據(jù)適時地通過PCI總線送到本系統(tǒng)的微處理器進行處理，實現(xiàn)與外部計算機通信、顯示、打印、存儲和控制等功能。

圖1 系統(tǒng)總體設計圖

本系統(tǒng)采用轉換速率為60MHz的8位高速A/D轉換電路以滿足數(shù)據(jù)采集的要求。為對A/D芯片輸出的高速數(shù)據(jù)進行緩沖，并充分利用PCI總線帶寬，采用了32KB的高速數(shù)據(jù)緩存電路；對于多通道檢測的要求，設計了通道選擇控制電路以實現(xiàn)通道之間的切換；采用高增益的高頻寬帶放大電路對缺陷回波信號進行整理和放大。

單元電路設計
1 放大電路設計
本系統(tǒng)采用帶觸發(fā)的直流逆變電路產(chǎn)生高壓脈沖，采用多路模擬通道選擇電路實現(xiàn)通道切換以滿足多通道探傷的要求。模擬信號經(jīng)放大、濾波后，作為A/D轉換電路的輸入。放大電路采用增益為80dB、帶寬為15MHz、分辨率為1dB的放大器，并且以數(shù)字電位器進行放大增益的動態(tài)調整，可實現(xiàn)放大器的動態(tài)響應和頻帶范圍與尖峰回波脈沖信號的匹配。

2 A/D轉換電路設計
A/D轉換電路通?？煞譃榉e分型和比較型。積分型A/D轉換器的特點是抗干擾能力強、精度高，但速率較低，因此高速A/D轉換器一般采用比較型。本系統(tǒng)采用ADS830，該芯片信噪比高、功耗低、非線性畸變小，廣泛應用于圖像處理、數(shù)字通信和視頻測試系統(tǒng)中。它有共模和差模兩種信號輸入方式，輸出的數(shù)字量可直接與5V或3.3V芯片接口。超聲波無損檢測對象基本上為鋼體材料，其在鋼中傳播時，縱波CL的傳播速度為5900m/s，橫波CS的傳播速度為3230m/s，缺陷回波信號通常寬度約10～100ns，因此在鋼中的傳播速度很快。超聲波在工件中的傳播時間很短，尤其對于薄壁材料檢測，傳播距離更短，因此，為了得到足夠的分辨率，要有足夠的檢測和采樣頻率才能滿足信號采集的要求。ADS830的精度為8位，最高采樣頻率為60MHz，可滿足一般無損檢測系統(tǒng)對數(shù)據(jù)采集精度和采樣頻率的要求。

3 數(shù)據(jù)緩存器設計
由于在PCI 總線控制器S5933的緩存器中只有8個32位寄存器，對于實時高速數(shù)據(jù)，可能會由于延時造成數(shù)據(jù)的丟失，因此需要進行擴展。本系統(tǒng)采用IDT公司的IDT72V36100作為高速數(shù)據(jù)的緩存。IDT72V36100可以提供6553636bit的存儲單元，并且具有配置靈活的特點，可以通過設置確定輸入輸出的數(shù)據(jù)寬度。對于寬度為8bit的輸入數(shù)據(jù)，為了充分利用PCI 總線的性能，將輸出數(shù)據(jù)的寬度設為32bit。此外，IDT72V36100也提供了豐富的狀態(tài)信號，可以利用它們作為控制信號。IDT72V36100需要在寫操作之前進行主復位，以設置一些初始狀態(tài)，所以需要上電復位。本設計選用上電復位芯片MAX814T，在上電時對緩存電路進行復位。緩存電路的初始設置主要為：BM、OW、IW全為“低”，使輸入輸出寬度為32位；FWFT/SI為“低”表示標準IDT模式，只要REN和WEN使能，就可以讀寫數(shù)據(jù)；OE為“低”，表示允許輸出端輸出；IP為“低”表示不加校驗位；PFM為“高”表示同步方式，即在時鐘上升沿讀寫數(shù)據(jù)。高速數(shù)據(jù)緩存電路使A/D芯片可以不必工作在PCI同步時鐘下，提高了A/D芯片的利用率和數(shù)據(jù)的吞吐率。高速數(shù)據(jù)緩存電路由于具有“先進先出”的特性，數(shù)據(jù)的讀寫都無須提供地址信號，也簡化了電路的設計。

4 時序邏輯控制器設計
本設計采用了DMA傳輸?shù)哪Ｊ剑瑸榇诵枰ㄟ^相應的邏輯控制將擴展的存儲空間結合為一個整體。由此采用一片XC9536的CPLD器件作為邏輯控制器。

5 PCI接口電路設計
PCI總線的最大數(shù)據(jù)傳輸速率為132～264Mb/s，遠遠超過ISA總線5Mb/s的速率，是目前使用較為廣泛的一種總線。在高速信號的實時處理中，利用PCI總線將采集數(shù)據(jù)直接傳送到微機系統(tǒng)內存，可有效解決數(shù)據(jù)的實時傳輸和存儲，為信號的實時處理提供方便。PCI 總線執(zhí)行協(xié)議比較復雜，總線的接口邏輯也非常復雜，為簡化電路設計和提高可靠性，本設計采用了AMCC公司的總線控制器芯片S5933。

圖2 S5933內部結構圖

圖2為S5933的內部結構框圖。從外部看，它提供了PCI Bus、External BIOS及ADD－ON三個接口。因此，復雜的PCI接口規(guī)范完全由S5933實現(xiàn)，我們只需設計ADD-ON接口電路及編制可選的External BIOS即可。為便于ADD-ON接口電路設計，還提供了三組寄存器，分別用于不同的接口設計。直通數(shù)據(jù)寄存器組用于目標設備方式Burst Mode數(shù)據(jù)傳輸；Mailboxes寄存器組用于CPU與ADD-ON之間少量數(shù)據(jù)通信，如CPU傳輸命令給ADD-ON等；FIFO寄存器組用于主控設備方式Burst Mode數(shù)據(jù)傳輸，有同步、異步之分。此外， PCI和ADD-ON接口各提供了兩組操作寄存器組，用于接口控制，分別稱為PCI Bus操作寄存器組和ADD-ON Bus操作寄存器組。

程序設計
1 驅動程序設計
S5933驅動程序根據(jù)Windows驅動程序模型WDM設計，運行在Win2000平臺上，支持即插即用，采用基于數(shù)據(jù)包的DMA傳輸方式，每次最大傳輸64KB。當應用程序請求從系統(tǒng)讀數(shù)據(jù)時，內核I/O管理器將此請求打包成一個IRP（I/O請求包），并調用驅動程序的讀例程。如果設備不忙，就啟動DMA傳輸，否則將此IRP加入IRP隊列中。啟動設備DMA讀時，先用數(shù)據(jù)傳輸?shù)拇鎯Φ刂泛蛿?shù)據(jù)長度設置寫地址寄存器和寫傳送計數(shù)寄存器，再設置中斷控制狀態(tài)寄存器（INTCSR），使DMA完成時能觸發(fā)中斷，最后設置控制/狀態(tài)寄存器（MCSR）來啟動DMA讀。當本次DMA傳輸完成時，系統(tǒng)產(chǎn)生中斷，I/O管理器調用中斷服務例程和DpcForIsr完成此IRP，并從IRP隊列中取出下一個IRP，啟動下一次DMA。下一次中斷發(fā)生時同樣處理，這樣不斷地進行DMA傳輸，直到IRP隊列空為止。驅動程序主要采用中斷方式來實現(xiàn)，程序流程如圖3所示。

圖3 驅動程序流程圖

由總線控制器S5933的結構可知，設備驅動程序需要實現(xiàn)雙字I/O操作和物理內存管理。雙字I/O的操作相對簡單，調用虛擬機管理器的SIMULATE_VM_IO例程即可，但物理內存管理較復雜。由于S5933發(fā)起的DMA操作需要物理內存的起始地址，因此必須涉及頁面級的物理內存操作，故采用下述內存管理策略：應用程序加載驅動程序，加載成功后發(fā)送申請緩沖區(qū)的事件給驅動程序，驅動程序使用PAGEALLOCATE例程得到地址連續(xù)的適當長度的物理內存，鎖定緩沖區(qū)并將物理地址逆映射為線性地址，將物理首地址填入S5933的寫RAM地址寄存器，允許S5933進行主控DMA傳輸，傳輸完畢時，應用程序請求驅動程序釋放上述物理內存。

2 用戶應用程序設計
本系統(tǒng)應用程序采用結構化、模塊化的設計方法，采用一片8031單片機作為CPU，各模塊均完成一定的獨立功能, 便于系統(tǒng)的功能擴充和維護。系統(tǒng)操作由多級中文菜單提示進行。顯示模塊程序設計模式多，顯示內容豐富，可顯示中文菜單、回波波形、報警閘門、移動標尺、測量結果等。主控模塊用于控制檢測流程，實現(xiàn)數(shù)據(jù)的采集、處理和分析，并調用相應的功能模塊實現(xiàn)顯示和打印等。通信模塊程序用于CPU與外部PC的串行通信，將探傷波形及結果等相關信息傳送至PC做進一步分析、處理或存檔。鍵盤管理模塊擴展了一個的小鍵盤，分成功能鍵和數(shù)字鍵，功能鍵用于選擇操作類型，數(shù)字鍵用于參數(shù)輸入，當鍵按下時向CPU申請中斷。打印模塊用于控制微型打印機打印結果和缺陷回波等。