一種基于PE3236 L波段頻率合成器設(shè)計(jì)實(shí)現(xiàn)

1　頻率合成器設(shè)計(jì)

　　所設(shè)計(jì)的頻率合成器，要求相位噪聲低，輸出頻率800～1 000 MHz，共88個(gè)波道，通過單片機(jī)發(fā)送的頻率控制字進(jìn)行波道選擇。在對比各種大規(guī)模集成頻率合成芯片性能的基礎(chǔ)上，選用了單片大規(guī)模集成鎖相環(huán)頻率

1．1　集成鎖相環(huán)頻率合成芯片PE3236

　　集成鎖相環(huán)頻率合成芯片PE3236是Peregrine公司生產(chǎn)的一種高性能整數(shù)分頻PLL芯片，最高分頻頻率可達(dá)2．2 GHz。PE3236采用了UTSiCMOS技術(shù)，具有超低相位噪聲的優(yōu)良性能，成為了蜂窩網(wǎng)／PCS基站、無線本地環(huán)路基站的理想選擇。

　　PE3236由高速前置分頻器、計(jì)數(shù)器、鑒相器和控制邏輯組成。高速前置分頻器采用吞脈沖分頻技術(shù)，通過模式選擇確定對VCO輸出頻率10還是11；主計(jì)數(shù)器M和參考計(jì)數(shù)器R分別對雙模前置分頻器輸出頻率和參考頻率進(jìn)行分頻；輔助計(jì)數(shù)器A用于模式選擇控制邏輯；鑒相器產(chǎn)生上下頻率控制信號；還具有鑒相頻率檢測、時(shí)鐘檢測引腳。各計(jì)數(shù)器的計(jì)數(shù)值可以通過串行或并行接口編程實(shí)現(xiàn)，也可以直接通過連線實(shí)現(xiàn)。該芯片具有功耗低、相位噪聲低、雜散小、分頻頻率高、編程靈活方便等優(yōu)點(diǎn)。

　　主計(jì)數(shù)器輸出頻率fp和參考計(jì)數(shù)器輸出頻率fc即為鑒相頻率，他們和輸入頻率、參考頻率的關(guān)系為： fp＝fin／［10(M＋1)＋A］　　A≤M＋1，M≠0　

　　fc＝fr／(R＋1)　　　 R≥0　　　　

　　當(dāng)環(huán)路鎖定時(shí)，應(yīng)有：fp=fc。

　　因此，芯片的輸入頻率fin與參考頻率fr的關(guān)系為：

　　1．2　頻率合成器的設(shè)計(jì)

　　設(shè)計(jì)的頻率合成器系統(tǒng)實(shí)現(xiàn)框圖如圖1所示。

　　通過串行口，來自單片機(jī)的頻率控制字對集成鎖相芯片PE3236的內(nèi)部分頻器進(jìn)行設(shè)置，將所需頻率fo進(jìn)行10(M＋1)次分頻作為一路鑒相輸入，將參考頻率fr進(jìn)行(R＋1)分頻作為另一路鑒相輸入，通過鑒相器后得到反映兩路鑒相信號誤差的輸出PD_U 和PD_D-，PD_U和PD_D經(jīng)過環(huán)路濾波器，對噪聲和雜散等干擾進(jìn)行抑制后得到VCO的控制電壓，控制VCO工作，使VCO輸出頻率鎖定在fo(fo＝［10

　　改變單片機(jī)控制數(shù)據(jù)，可以選擇不同的波道。

1．3　環(huán)路濾波器對相位噪聲性能的影響分析

　　隨著無線電通信系統(tǒng)性能的提高，信號源相位噪聲的要求常常是整個(gè)系統(tǒng)的制約因素。對頻率合成器的相位噪聲影響因素很多，這里對環(huán)路濾波器的影響作以簡要分析。

　　在鎖相環(huán)頻率合成器中，環(huán)路濾波器的設(shè)計(jì)是非常重要的。在環(huán)路帶寬內(nèi)，鑒相器強(qiáng)迫壓控振蕩器(VCO)跟蹤參考頻率，將參考振蕩器的相位噪聲映射到VCO上。這一過程受到鑒相器噪聲基底的支配，因?yàn)殍b相器噪聲基底通常比參考振蕩器的相位噪聲高。由于補(bǔ)償頻率高于環(huán)路帶寬，環(huán)路就不能很好的跟蹤參考頻率，總的相位噪聲等于VCO的相位噪聲，因此要將環(huán)路帶寬設(shè)置在鑒相器噪聲基底與VCO自由振蕩時(shí)相位噪聲的交叉點(diǎn)上。過寬和過窄的環(huán)路帶寬雖然對VCO的相位噪聲有一定的改善，但不能很好地提高PLL的相位噪聲性能。

　　在本設(shè)計(jì)中，環(huán)路濾波器是由精密運(yùn)算放大器OP27組成的有源比例積分濾波器，如圖2所示。為了很好地降低PLL相位噪聲，合適的選擇環(huán)路元件值是非常必要的。

2　測試結(jié)果

　　在以上設(shè)計(jì)的基礎(chǔ)上，制作了一個(gè)L波段的頻率合成器，實(shí)測結(jié)果如下：

　　工作頻率：800～1 000 MHz，88個(gè)波道。頻率穩(wěn)定度：110－6。

　　輸出功率：≥＋7 dBm。

　　相位噪聲：≤－90 dB(偏離中心頻率10 kHz處)。

3　結(jié)　語

　　隨著雷達(dá)、電子對抗、航空航天、通訊及相關(guān)技術(shù)的發(fā)展，對頻率合成技術(shù)的要求更加嚴(yán)格。集成鎖相環(huán)頻率合成器體積小、功耗小、成本低、功能全、靈活性大、適合大規(guī)模生產(chǎn)等優(yōu)點(diǎn)，越來越引起了人們的重視。本文采用大規(guī)模集成鎖相環(huán)頻率合成芯片PE3236，設(shè)計(jì)并制作了一個(gè)L波段頻率合成器。該頻率合成器已經(jīng)成功應(yīng)用于分米波儀表著陸設(shè)備外場檢測儀中，運(yùn)行良好。

參考文獻(xiàn)

　?。?］JWO - SHIUN SUN .Design and implement - ation of an L - Band PLL frequency synthesizer ，20
［2］PE3236 2．2 GHzInteger-NPLLforlowphase Datasheet．
　　［3］韓力，王立眾．L波段FH頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)［J］．北京理工大學(xué)學(xué)報(bào)，2002，(10)．
　　［4］李兆訓(xùn)．現(xiàn)代通信中的頻率合成新技術(shù)［J］．電子產(chǎn)品世界，2002，(9)．
　　［5］方立軍，徐光爭，馬駿．低相噪數(shù)字鎖相間接頻率合成器的研究［J］．現(xiàn)代雷達(dá)，2000，(10)．
　?。?］萬心平，張厥盛．集成鎖相環(huán)路原理、特性、應(yīng)用［M］．北京：人