基于GPS的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計與實現(xiàn)

2．1 數(shù)字鎖相環(huán)
恒溫晶振的頻率調(diào)整功能是靠數(shù)字鎖相環(huán)(DPLL)實現(xiàn)的，同模擬鎖相環(huán)類似，它屬于閉環(huán)的控制系統(tǒng)，由鑒相器(PD)、環(huán)路濾波器(LPF)、D／A轉(zhuǎn)換器、壓控恒溫晶振(OCXO)組成。系統(tǒng)啟動后，在FPGA內(nèi)部，數(shù)字鑒相器模塊首先以GPS接收機(jī)輸出的10 kHz時鐘信號作為基準(zhǔn)源，對恒溫晶振整形并經(jīng)過分頻后的10 kHz信號進(jìn)行快速鑒相，用恒溫晶振倍頻后的300 MHz時鐘對相位差進(jìn)行量化，得到具體的超前或滯后數(shù)據(jù)，進(jìn)而傳遞給環(huán)路濾波器模塊，設(shè)置抖動門限參數(shù)，若相位超前或滯后量達(dá)到門限值，則迅速通過D／A轉(zhuǎn)換器，對晶振的壓控端電壓進(jìn)行相應(yīng)調(diào)節(jié)。此方法可令晶振頻率快速接近10 MHz，但是恒溫晶振頻率的改變需有一定的響應(yīng)時間，快速調(diào)整壓控端的電壓會產(chǎn)生過調(diào)現(xiàn)象，頻率穩(wěn)定度不佳。

為進(jìn)一步提高晶振頻率的精度與穩(wěn)定性，結(jié)合恒溫晶振短期穩(wěn)定度高的特點(diǎn)，在數(shù)字鑒相器模塊中，以GPS的1PPS信號為基準(zhǔn)，測量1PPS與恒溫晶振分頻出的1Hz信號的相位差。依據(jù)GPS沒有累積誤差的優(yōu)點(diǎn)，在環(huán)路濾波器模塊中采用滑動平均濾波法來降低GPS秒脈沖對測量帶來的干擾，設(shè)計FIFO存儲器來配合計算出最近200 s的平均相位差，通過不斷對比短時的相位差及長時的平均相位差，分析相位差的長期與短期變化動態(tài)，實時調(diào)節(jié)恒溫晶振的控制電壓，保證晶振輸出穩(wěn)定且準(zhǔn)確的10 MHz時鐘信號。晶振頻率調(diào)整的過程如圖3所示，此方法簡單實用，可有效抑制1PPS抖動對晶振造成的影響。
2．2 電路設(shè)計
D／A芯片選用TI公司TLV5616，它是低功耗單片12位串行數(shù)模轉(zhuǎn)換器，分辨率為4096，該芯片采用三線制(SCLK、SYNC、DIN)串行接口，SCLK方波信號為下降沿時，TLV5616讀取DIN的電平信號，轉(zhuǎn)化成相應(yīng)的電壓送往恒溫晶振，用于晶振的微調(diào)，晶振頻率調(diào)整硬件電路如圖4所示。

2．3 授時功能
在許多現(xiàn)實的應(yīng)用中需要毫秒、微秒、納秒等這些更小的時間單位量，但是GPS接收機(jī)一般只能提供最小時間單位為秒的UTC時間，本系統(tǒng)在GPS基礎(chǔ)上設(shè)計了授時功能。

授時工作流程如圖5所示，系統(tǒng)在FPGA中設(shè)計串口數(shù)據(jù)模塊來接收GPs的SD01管腳發(fā)出的GPRMC格式數(shù)據(jù)，并將其存放在FPGA內(nèi)部的雙口RAM中，通過串口數(shù)據(jù)模塊及數(shù)字鑒相器模塊可以判斷GPS接收機(jī)是否正常工作。若識別出準(zhǔn)確的UTC時間和1PPS信號后，授時模塊迅速從RAM中提取最新時間數(shù)據(jù)進(jìn)行處理，得到初始時間值，當(dāng)下一個1PPS上升沿到來后，系統(tǒng)在初值的基礎(chǔ)上開始完全依靠高穩(wěn)恒溫晶振自行走時，并每隔5秒與準(zhǔn)確的1PPS信號進(jìn)行校對，如果發(fā)現(xiàn)本系統(tǒng)的時間與1PPS不同步，那么系統(tǒng)時間將會短暫停滯或快速跳進(jìn)，達(dá)到與1PPS同步，保證時間信息輸出的連續(xù)性與準(zhǔn)確性；若GPS接收機(jī)非正常輸出1PPS信號，則不進(jìn)行校對，直到1PPS正常后再恢復(fù)校對功能。