基于過零點檢測的高分辨率DAC靜態(tài)測試方法研究

摘要：受到現(xiàn)有測試設(shè)備的限制，高精度的D／A轉(zhuǎn)換器(數(shù)模轉(zhuǎn)換器)測試一直是混合信號測試中的難點，本文探討了高精度數(shù)模轉(zhuǎn)換器(DA C)測試的一種新方法。該方法通過在微弱被測電平上疊加參考正弦波，測試疊加后波形的過零點在時域上的分布情況，以了解DAC的靜態(tài)特性參數(shù)。該方法的優(yōu)點在于充分利用了現(xiàn)有ADC(模數(shù)轉(zhuǎn)換器)的速度優(yōu)勢，原理簡單，且易于實現(xiàn)。
關(guān)鍵詞：數(shù)模轉(zhuǎn)換器；積分非線性；差分非線性；過零點

0 引言
隨著科技的日益發(fā)展，DAC轉(zhuǎn)換精度越來越高，為了測試高精度DAC的性能，需要輔以分辨率更高的數(shù)字化ADC。然而，高精度的顯示設(shè)備在一般實驗條件下很難獲得。因此，如何利用低分辨率的ADC有效評估高精度的DAC，成為測試行業(yè)亟待解決的問題。一些文獻(xiàn)中提出過采樣技術(shù)、抖動技術(shù)等方法，探討減小ADC的量化誤差來提高ADC的分辨率進(jìn)而測試高精度DAC，但是這些方法都存在著一定的局限性。比如，當(dāng)微弱信號的幅值低于最小ADC步長即LSB時，過采樣技術(shù)無效；采用抖動技術(shù)也需要外加模擬電路，增加了測試成本和復(fù)雜程度。
D．L．Carni等在文獻(xiàn)中提出了一個切實可行的方案，采用一個“純”的正弦波作為參考信號，將其與待測DAC的輸出電平疊加，通過分析結(jié)果信號在時域上的過零點分布情況，得出靜態(tài)參數(shù)DNL(差分非線性)、INL(積分非線性)的值。這個方法從一定程度上解決了低精度測試高精度的問題，但是不足之處在于該方法的時間成本較高，對于很高精度的DAC，測試耗費的時間可能很長。
本文在過零檢測的基礎(chǔ)上提出了一種改進(jìn)的測試方法，得到n位DAC的靜態(tài)參數(shù)INL、DNL值。這種方法通過改進(jìn)參考信號來比較DAC的輸出和參考信號的輸出，不但使低精度ADC可以有效測試高精度DAC，更重要的是縮短了測試時間，降低了測試成本。

1 基于過零檢測的DAC靜態(tài)測試
1．1 低精度ADC不能直接用來測試高精度DAC的原因
對于DAC的靜態(tài)測試，通常測試DNL、INL這兩個參數(shù)值，方法是輸入代碼k，k=0，1，2…2n-1。得到DAC輸出的電平值Vk。計算DNL、INL的公式如下：


假如用精度低于DAC的ADC對其直接測試，如圖1所示，由于低精度ADC引入的量化誤差q(k)，我們無法分辨輸入代碼k和k-1對應(yīng)的確切電壓值。這種情況下的靜態(tài)參數(shù)測試就失去了意義。

1．2 過零檢測
過零點檢測法是一種經(jīng)典的調(diào)制域分析方法，它通過記錄過零點的時間得到過零點的時間間隔，可以用于識別精度低于ADC步長的微弱信號。圖2簡要地描述了測試系統(tǒng)框圖：待測DAC輸出的電壓Vk，校準(zhǔn)儀提供一個標(biāo)準(zhǔn)的參考正弦波f(t)=Asin(ωt+φ)，將直流電壓Vk加在參考正弦波上，將結(jié)果信號輸入高速ADC。即：

式(4)在時域圖上的表現(xiàn)如圖3所示。