小型化數(shù)字測(cè)頻接收機(jī)

摘要：本文介紹了AD公司的RF／IF相位和幅度測(cè)量芯片AD8302，并以此芯片為核心，組合功分器、延遲線和FPGA芯片設(shè)計(jì)了瞬時(shí)測(cè)頻接收機(jī)，改進(jìn)了傳統(tǒng)的設(shè)計(jì)方案。依照設(shè)計(jì)制作了測(cè)頻系統(tǒng)，并對(duì)系統(tǒng)整體性能進(jìn)行了測(cè)試，測(cè)試結(jié)果表明本系統(tǒng)可以準(zhǔn)確測(cè)量1．4～2．0 GHz范圍內(nèi)的信號(hào)，測(cè)頻精度為10 MHz。
關(guān)鍵詞：瞬時(shí)測(cè)頻；相位差；AD8302；鑒相器

在現(xiàn)代戰(zhàn)爭(zhēng)中，雷達(dá)技術(shù)得到了廣泛應(yīng)用。對(duì)雷達(dá)信號(hào)頻率進(jìn)行快速、準(zhǔn)確的測(cè)量具有重要意義。瞬時(shí)測(cè)頻(IFM)接收機(jī)是變換法測(cè)頻接收機(jī)的一種，能在短時(shí)間內(nèi)迅速測(cè)量目標(biāo)信號(hào)的頻率，它首先把信號(hào)的頻率信息轉(zhuǎn)化為相位，通過對(duì)相位的測(cè)量間接計(jì)算被測(cè)信號(hào)頻率。
本文的IFM接收機(jī)采用AD公司產(chǎn)品AD8302進(jìn)行設(shè)計(jì)，通過FPGA對(duì)采集的相位信息進(jìn)行運(yùn)算，進(jìn)而得到目標(biāo)信號(hào)的頻率。實(shí)驗(yàn)結(jié)果表明本系統(tǒng)具有良好的測(cè)頻性能。

1 AD8302的性能及原理
AD8302是AD公司推出的用于測(cè)量?jī)陕份斎胄盘?hào)的相位差及幅度比的單片集成電路，頻率范圍可從低頻到2.7GHz。單片AD8302集成了精密匹配的2個(gè)對(duì)數(shù)檢波器，一個(gè)相位檢波器，輸出放大器組和一個(gè)偏置單元等。圖1是AD8302的功能框圖，可以從中看出該芯片的組成及功能。

AD8302主要有信號(hào)的幅度比測(cè)量、相位測(cè)量和電平比較3種工作方式，信號(hào)輸入范圍為-60～0 dBm(50 Ω系統(tǒng))。用作幅度測(cè)量時(shí)，輸入信號(hào)動(dòng)態(tài)范圍可達(dá)60 dB，單片相位測(cè)量范圍為180°。AD8302幅度和相位測(cè)量模式電路連接如圖2所示。在本系統(tǒng)中，我們用到AD8302的相位輸出電壓，相位比較器的輸出與輸入端VINA和VINB之間的關(guān)系為
VPHS=-RRIQ|φ(VINA)-φ(VINB)|-90°+VCP (1)
當(dāng)AD8302的VHPS管腳與PSET相連接時(shí)，(1)式中RRIQ為10 mV／°，VCP是中心點(diǎn)電壓，為900 mV對(duì)應(yīng)90°相位。φ(VINA)和φ(VINB)分別為兩端口輸入信號(hào)的相位。

AD8302在不同相位差情況下的電壓輸出結(jié)果見圖3。從中可以看出。在-180°～+180°范圍內(nèi)，輸出的結(jié)果是0～+1.8V直流電壓。但是這會(huì)引入模糊的測(cè)量結(jié)果，比如在+90°和-90°相位差情況下電壓輸出均為+0．9 V，無法判斷正確結(jié)果。文中設(shè)計(jì)采用兩片AD8302同時(shí)工作，將目標(biāo)信號(hào)通過功分器、延遲線、90°耦合器后產(chǎn)生不同的相位延遲，通過比較兩路AD8302的電壓值來計(jì)算正確頻率。

2 測(cè)頻接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)
被測(cè)信號(hào)經(jīng)過長(zhǎng)度為L(zhǎng)的延遲線后，會(huì)產(chǎn)生△φ=2π·f·L／c的相位延遲，其中c為被測(cè)信號(hào)在延遲線中的傳播速度，可見其頻率f與△φ成比例關(guān)系。因此，通過測(cè)量相位差就可以計(jì)算目標(biāo)信號(hào)頻率。

IMF接收機(jī)的結(jié)構(gòu)如圖4所示。被測(cè)信號(hào)經(jīng)過功分器1分成兩路，兩路信號(hào)經(jīng)過不同的延遲線之后，一路通過90°耦合器后分別進(jìn)入兩片AD8302輸入端，另一路通過功分器2后再進(jìn)入AD8302，所有的信號(hào)進(jìn)入AD8302時(shí)均需AC耦合。這樣兩片AD8302輸出的相位電壓值所對(duì)應(yīng)的相位正好相差90°，對(duì)兩路電壓值進(jìn)行AD采樣，將所得數(shù)據(jù)在FPGA內(nèi)部進(jìn)行處理以計(jì)算正確頻率。