基于ADSP-TS201的著陸雷達恒虛警電路實現

其中先出寄存器模塊FIFO1存貯前8個距離單元的回波數據，而先進先出寄存器模塊FIFO2存貯后8個距離單元的回波數據之和的平均值。輸入數據進入芯片內部，經累加電路(采用加新值，減舊值的方案)，前8個距離單元數據之和，在CP4脈沖到來時打入寄存器Rag1中，同時后8個距離單元數據之和的平均值也由FIFO2中取出，并存在寄存器Rag2中，二者經選大后大者存在寄存器Pag5中，同時被測數據也存入寄存器Rag4中，二數據經減法運算，其差送出芯片，再經反對數電路，得到恒虛警輸出。
8個距離單元的數據累加器，在零距離的前8個距離單元時間內要完成初始化過程：加新值減去零，這樣經過8個距離單元，累加寄存器內將保持著前8個距離單元的數據之和，從第9個距離單元開始，才進行“加新減舊”運算，這樣使累加器和寄存器內總是保存當前最新8個距離單元的數據之和。這樣，只有經過19個距離單元，后8個距離單元數據之和的平均值才有效。故FPGA內部需產生兩個清零信號：FIFO1輸出寄存器清零信號為CLR1，FIFO2輸出寄存器清零信號為CLR2。雷達的航向天線和下滑天線是以1 Hz的頻率交替工作的。當天線轉換時，其存貯器內仍保留著另一個天線掃描時的數據，這些數據需要廢棄，而要存貯掃描后的新數據，且要不斷地更新。當接收到天線轉換的信息時，要產生兩個清零信號：CLR1和CLR2，分別對兩個存貯器清零。
估直流電路是在雷達休止期內，取16個距離單元，電平在恒虛警和非恒虛警兩種工作狀態(tài)時，直流電平基本不變。

4 仿真驗證
運用針對ADI公司的DSP器件而專門開發(fā)的平臺一Visual DSP++進行編程仿真，驗證所設計的恒虛警電路功能。輸入一組雷達原始數據，對其進行處理，根據輸出的波形驗證此檢測器。輸入信號波形如圖3所示，輸出信號波形如圖4所示。

由圖3可知，目標信號湮沒在各種噪聲中，必須經過濾波處理才能得到所需信號波形。將雷達信號數據輸入仿真系統(tǒng)，從圖4輸出信號波形上看，波形較為理想，達到了預期目標。
通過仿真驗證，發(fā)現輸出信號已經將雜波大部分濾除，所得信號基本與所需目標信號一致，結果比較理想，說明設計比較合理。

5 結束語
文中著重介紹了一種著陸雷達恒虛警處理的實現方法，并在FPGA上進行了電路設計，最后通過仿真進行了驗證，取得了較好的效果。