一種基于長(zhǎng)碼擴(kuò)頻技術(shù)的無(wú)人機(jī)遙控鏈路實(shí)現(xiàn)

2 長(zhǎng)偽碼快速捕獲方法
傳統(tǒng)的匹配濾波器是在整個(gè)碼相位和頻率域上進(jìn)行二維搜索，致使需要檢測(cè)的不確定空間和捕獲時(shí)間成倍增加。把時(shí)域的循環(huán)卷積轉(zhuǎn)化到頻域，利用快速傅里葉變換來(lái)計(jì)算，將會(huì)大幅度縮小運(yùn)算量，但將時(shí)域、頻域二維串行掃描變成并行掃描的方法雖減少了捕獲時(shí)間，但是以提高硬件的復(fù)雜度為代價(jià)。
為了處理捕獲時(shí)間和實(shí)現(xiàn)復(fù)雜度之間的矛盾，本文采用了一種結(jié)合頻率捕獲和偽碼捕獲相結(jié)合的基于FFT算法快速捕獲方法?；贔FT的捕獲方法在搜索偽碼相位的同時(shí)，得到載波頻率偏移值，將原來(lái)的偽碼相位、載波頻偏的二維搜索過(guò)程變成只搜索偽碼相位的一維搜索過(guò)程，大大減少了高動(dòng)態(tài)環(huán)境中偽碼的搜索時(shí)間。該方法的FPGA實(shí)現(xiàn)方案如圖4所示。

FFT的并行捕獲搜索過(guò)程如下：首先經(jīng)過(guò)正交解調(diào)，本地載波NCO對(duì)準(zhǔn)初始頻率估計(jì)值，將中頻信號(hào)解調(diào)為基帶信息，使產(chǎn)生的信號(hào)對(duì)準(zhǔn)一個(gè)頻率點(diǎn)搜索，啟動(dòng)FFT捕獲環(huán)路，做1024點(diǎn)FFT變換，將變換結(jié)果和存在ROM內(nèi)的本地偽碼的FFT共軛相乘，再做IFFT，通過(guò)比較所有的相關(guān)峰值，找出其最大值，若最大值大于設(shè)定的檢測(cè)門限，則表明信號(hào)捕獲，給出信號(hào)所在位置的碼相位和載頻，進(jìn)入信號(hào)跟蹤階段。如果最大值小于門限，則表明信號(hào)未捕獲，通過(guò)控制邏輯改變載頻頻差，重復(fù)上述過(guò)程。采用該方法要注意如下幾點(diǎn)：
(1)偽碼并行搜索的過(guò)程是對(duì)時(shí)域和頻域同時(shí)進(jìn)行搜索，載頻頻差搜索步進(jìn)單元的選取很重要。步進(jìn)單元選的較小，對(duì)弱信號(hào)的捕獲性能較好，但會(huì)增加捕獲時(shí)間；步進(jìn)單元選的過(guò)大，會(huì)使相關(guān)峰值降低，特別對(duì)于低信噪比的信號(hào)，不易捕獲到，所以載頻頻差搜索步進(jìn)單元的選取需要折衷考慮。
(2)在FFT頻域并行捕獲的同時(shí)，可完成對(duì)信號(hào)載頻的提取，因而它可以取代載波頻率捕獲電路。
(3)在采用FFT頻域并行捕獲法時(shí)，考慮到FPGA的特點(diǎn)．本地偽碼FFT值預(yù)先存儲(chǔ)于FPGA內(nèi)的存儲(chǔ)單元中，這樣做的優(yōu)點(diǎn)在于，省去了一個(gè)FFT模塊，從而節(jié)省了整個(gè)系統(tǒng)資源，提高了系統(tǒng)捕獲時(shí)間。
(4)掃頻控制模塊受延時(shí)鎖相控制，在捕獲載頻頻差搜索和偽碼捕獲后，在延時(shí)鎖相環(huán)路中將對(duì)捕獲的偽碼進(jìn)行驗(yàn)證，以防止誤捕獲。

3 實(shí)現(xiàn)與測(cè)試結(jié)果
FPGA的編程實(shí)現(xiàn)采用QuartusⅡ9．0集成軟件，調(diào)試和仿真工具采用該軟件自帶的在線邏輯分析儀(signalTapⅡLogic Analyzer)，可提供適時(shí)、高速的指定信號(hào)波形。