頻率特性測試儀在測試網絡的頻率響應中的設計

摘要：以單片機89C51和可編程邏輯器件(FPGA)為控制中心，設計了一個頻率特性測試儀，用于測試某一特定網絡的頻率響應特性。本系統(tǒng)的主要特點是由FPGA驅動多種串行芯片，在精簡了系統(tǒng)電路結構的同時也不影響程序的效率。其中掃頻信號由AD9851的串行方式產生，擴展了頻率范圍及穩(wěn)定性。幅度測量由有效值采樣芯片AD637和10住串行A/D轉換器TLV1544配合實現(xiàn)，相位測量采用計數(shù)法實現(xiàn)。頻率特性曲線由12位串行雙D/A轉換器TLV5638輸出，并經示波器顯示出來。本系統(tǒng)幅度測量精度達到5%，相位測量精度達到1°。

頻率特性的測量采用掃頻的方法實現(xiàn)，用AD9851產生掃頻信號，可產生頻譜純凈、頻率范圍廣且穩(wěn)定度非常高的正弦波。通過二極管負反饋橋式限幅放大電路及有效值采樣電路等實現(xiàn)頻響特性的測量，最后用示波器顯示被測網絡的幅頻特性及相頻特性。

本系統(tǒng)的一個特點是采用了較多串行芯片(AD9851，TLV1544和TLV5638)。為了使電路中的信號干凈，應減少電路連線，采用串行芯片可以有效精簡電路，保證電路的穩(wěn)定性和減少信號噪聲。但由于串行芯片犧牲了程序的時間效率，所以應該合理設計程序結構。

1系統(tǒng)方案論證與選擇

1.1幅度測量電路的設計與論證

方案1：峰值檢波電路?；镜姆逯禉z波電路是由二極管電路和電壓跟隨器組成，通過電容的充放電實現(xiàn)。此電路測量低頻信號時檢波的紋波較大，適合于測量中高頻率段的信號。

方案2：真有效值檢波。從真有效值檢波的工作原理可以分為線性有效值檢波器、對數(shù)有效值檢波器和數(shù)字有效值檢波器。典型的真有效值轉換芯片為AD637，使用AD637在測量峰值系數(shù)高達10的信號時附加誤差僅為1%，且外圍元件少、頻帶寬。

綜上，選擇方案1。

1.2相位測量電路的設計與論證

方案1：波形分析法。采用兩片高速A/D轉換芯片同時對輸入的兩路信號進行等時間間隔采樣并將采樣結果分別存儲，然后對所測信號的波形數(shù)據(jù)進行分析。掃描存儲在RAM中的波形數(shù)據(jù)，計算兩片A/D轉換器采集兩部分波形數(shù)據(jù)的最大值或最小值的時間間隔，則信號的相位差為：φx=(Tx/T)x360°其中，Tx為兩路信號相臨極值的時間間隔，T為信號周期。

方案2：計數(shù)法。將兩路被測信號經過異或門后，產生一個鑒相脈沖信號，送入FPGA進行記數(shù)，計數(shù)值為N。若信號頻率為，f，計數(shù)頻率為fclk，則相位差為：φx(Nf/fclk)x360°，可判斷被測信號是比標準信號相位超前還是滯后。由于相差在0°～180°之間和360°～180°之間是對稱的，異或后的計數(shù)值是相同的，故需加上一極性判別電路。相位的極性判決電路可由D觸發(fā)器實現(xiàn)，將兩路信號接D觸發(fā)器的D端和CP端，從0端輸出的高低電平可判別相差的極性。

方案1需要用軟件對大量的波形數(shù)據(jù)進行處理才能達到較高的精度，且采集時間間隔難以精確控制，主要適用于精度要求不是很高的情況。方案2的測量過程可以全部由FPGA實現(xiàn)，AD9851產生的信號頻率f已知，無需測頻，所以這種方法非常容易實現(xiàn)，而且采用FPGA的40M高頻晶振計數(shù)，測量精度和測量范圍都得到提高。因此采用方案2。

2系統(tǒng)總體設計方案及實現(xiàn)框圖

本系統(tǒng)以單片機及FPGA為核心，由掃頻信號源模塊、峰值檢測模塊、限幅放大模塊和相位測量模塊構成。系統(tǒng)框圖如圖1所示。為了提高效率，芯片控制主要由FPGA實現(xiàn)，單片機僅提供系統(tǒng)各模塊的觸發(fā)信號。系統(tǒng)工作時，AD9851產生一定頻率的正弦信號，經過被測網絡后，其幅值、相位會有所改變。將被測網絡的輸出端經過AD637有效值檢測電路即得出信號的真有效值，A/D采樣后送于單片機。同時，分別將被測網絡前后的信號經過限幅放大模塊整形為峰峰值為+5V的方波，送入FPGA進行相位測量。再改變信號發(fā)生器的頻率，測量對應頻率點的相位差與幅度值，直到完成整個頻率段的測試，最后將被測網絡的幅頻特性和相頻特性曲線用示波器顯示出來。

3主要功能電路設計

3.1掃頻信號發(fā)生器

AD9851是AD公司采用先進CMOS技術生產的具有高集成度的直接數(shù)字合成器，可以直接作為信號源，也可通過其內部的高速比較器轉換為方波輸出，作為靈敏的時鐘產生器。它將相位累加器，波形存儲器，10Bit高速D/A集于一塊芯片中，頻帶寬，頻率精度和穩(wěn)定度高，外圍電路簡單。

其內部結構如圖2所示。AD9851內部的控制字寄存器首先寄存來自外部的頻率、相位控制字，相位累加器接收來自控制字寄存器的數(shù)據(jù)后，決定最終輸出的信號頻率和相位，再經過內部D/A轉換器，所得到的就是最終的數(shù)字合成信號。

設相位累加器的位數(shù)為N，相位控制字的值為FN，頻率控制字的位數(shù)為M，頻率控制字的值為FM，內部工作時鐘為Fc，最終合成信號的頻率和相位可由下式來決定：F=Fc·FM/2N，θ=2πFN/2M。其中M=32，N=5，外部輸入25MHz的時鐘，經過內部6倍頻后為fc=150MHz。由于不需要設置相位，所以五位相位控制字一直寫入0，頻率控制字為FM=2NxF/Fc。

3.2有效值檢波模塊

真有效值檢波電路采用ADI公司的AD637，該芯片根據(jù)真有效值計算公式，直接輸出信號的有效值電壓，原理圖如圖3所示，通過使用片內后級濾波網絡可以有效減小帶內紋波。在C_AV口接入1μF的電容，在輸入信號頻率小于1MHz時，幅度的測量誤差小于1%。精度非常高。

3.3限幅放大電路

在對信號進行相位測量前，要先將其整形為方波。但當信號經被測網絡后幅值有較大變化，可能出現(xiàn)信號較強時超出后級處理芯片的測量范圍，而信號較弱時又不能夠被后級處理芯片識別的情況。由于對信號進行頻率或者相位的測量只需要知道其周期信息，而非幅值信息，因此在把正弦信號整形成方波的模塊中，采取限幅放大，而不采用單純的LM311整形電路，可以達到更好的效果。

具體電路如圖4所示，此限幅放大電路由前級同相放大、限幅放大和電平轉換電路3部分組成。前級同相放大電路主要起到阻抗變換的作用;限幅放大電路采用二極管1N4148實現(xiàn)負反饋橋式限幅。如果輸出信號幅值大于5V，橋式電路的二極管導通，穩(wěn)壓二極管工作，將電壓鉗位于5V左右;電平轉換電路將放大后的信號經比較后整形為方波信號。轉換為TTL電平，便于送入后級電路處理。

由于比較器一級的輸入輸出電壓都很大，因此電路中的運放芯片應該選取超高擺率、輸出電流大、耐壓高的運放。同時，為使進入比較器的信號更加穩(wěn)定，應選取增益帶寬積較大的運放。綜合以上因素，選取LF356。其增益帶寬積達到5MHz，擺率12V/μs，遠滿足設計要求。

4系統(tǒng)軟件的設計

系統(tǒng)軟件設計部分基于單片機及FPGA為平臺，完成了鍵盤輸入、幅值測量、相位測量以及示波器顯示掃頻信號的功能。鍵盤輸入設置掃頻范圍和頻率步進。幅值測量由10位串行AD/CTLV1544實現(xiàn)，相位測量由40M晶振計數(shù)，測量精度高。測量數(shù)據(jù)存于FPGA的RAM中，通過雙通道TLV5638輸出。系統(tǒng)提供兩種顯示方式，一種是通過示波器顯示整個被測網絡的幅頻和相頻曲線，一種是通過LCD顯示特定輸入頻率的幅值和相位。由于系統(tǒng)采用的AD9851，TLV1544和TLV5638全部是串行控制的，導致程序有些復雜，需要嚴格控制好時序，否則容易出問題。同時考慮到程序的時間效率，應避免冗余代碼，在能用移位運算的情況下避免使用乘除運算。掃頻測量流程如圖5所示。

5測試方法和結果

為了驗證該頻率特性測試儀的性能，用一個中心頻率5kHz的雙T網絡作為被測網絡。手動輸入某一頻率，通過液晶顯示該頻率點所對應的幅值和相位。幅度測量精度能夠達到5%，相位測量精度1°。設置掃頻信號頻帶范圍為1～10kHz，其中頻率步進為10Hz。從示波器上顯示雙T網絡的頻率特性曲線如圖6。

6結束語

本系統(tǒng)比較好地完成測量某一特定網絡的頻率響應特性的功能，幅頻特性和相頻特性能夠準確測量與顯示。系統(tǒng)可以在全頻范圍和特定頻率范圍內自動步進測量，可手動預置測量范圍及步進頻率值。用LCD顯示5位的頻率值，3位的電壓值及三位的相位值(另以一位作符號顯示)。示波器上可同時顯示幅頻和相頻特性曲線。整個系統(tǒng)在單片機和FPGA的有機結合、協(xié)同控制下，工作穩(wěn)定，測量精度高，人機交互靈活。