數(shù)字視頻芯片的可復用測試策略

設計復用使芯片設計的效率大為提高，為了跟上設計的步伐，測試也必須采用類似的復用技術。本文以飛利浦半導體的PNX8525 Nexperia數(shù)字視頻平臺(DVP)為例，介紹系統(tǒng)芯片的測試復用和調(diào)試策略。

飛利浦半導體將設計復用策略與所謂的應用平臺結合起來，只要平臺及其構件模塊開發(fā)完成便可立即迅速開發(fā)出系列設計，因此測試和調(diào)試的效率也必須同時提高以便與設計同步，所以對現(xiàn)有測試、可測試性功能和調(diào)試進行復用變得越來越重要。

飛利浦的DVP由兩個可編程嵌入式處理器內(nèi)核構成：一個32位MIPS RISC CPU和一個32位超長指令Trimedia處理器(圖1)，兩個處理器與其它構件模塊通過高速存儲器總線訪問外部存儲器，其它構件模塊包括MPEG解碼器和接口模塊(如UART和IEEE 1394 Firewire)。

該數(shù)字視頻平臺有兩個三態(tài)外圍接口總線(PI總線)，一個PI總線與Trimedia處理器連接專門用于視頻處理，另一個與 MIPS處理器連接專門用于控制功能，此外還有一個PI總線橋使兩個PI總線之間可以進行通信，這里用兩個PI總線可避免當兩個處理器都處于全速工作時所造成的帶寬問題。

我們?yōu)镹experia平臺定義了幾個測試和調(diào)試目標，其中一個非常重要的目標是在任何可能情況下都可以對測試進行復用。因為我們又以這個平臺為基礎創(chuàng)建了幾個新的應用，對每一個獨立的新應用開發(fā)一套完整測試程序是一件非常耗時的工作，其影響決不能低估，對于在非常短時間內(nèi)生成的數(shù)個新應用，只有測試復用才是解決有限時間與資源的可行選擇。另一個重要的測試目標是看能否觀察系統(tǒng)內(nèi)部行為以便進行調(diào)試和診斷，如果試驗階段系統(tǒng)不能按照規(guī)范正常工作的話，這種性能可以大幅減少投放市場前的等待時間。

PNX8525就是在Nexperia DVP平臺基礎上開發(fā)得到的設計實例，表1列出了它的一些特性。處理大量時鐘域和本地存儲器給PNX8525的可測試性設計(DFT)和可調(diào)性設計(DFD)帶來了很多困難。

PNX8525的基本DFT構架是根據(jù)IEEE P1500和虛擬插槽接口聯(lián)盟(VSIA)共同定義的系列規(guī)則而設計，同時使用了飛利浦內(nèi)核測試部門(CTAG)提供的其它規(guī)則和約束，每個內(nèi)核的DFT都遵循定義外部行為的CTAG規(guī)則和指南。對PNX8525來說有兩類內(nèi)核，即硬內(nèi)核和軟內(nèi)核。

PNX8525上兩個處理器內(nèi)核都是硬內(nèi)核，這些嵌入式處理器符合CTAG規(guī)則，該規(guī)則包括內(nèi)核完整測試隔離，DFT由內(nèi)核供應商實現(xiàn)。其它內(nèi)核都是軟內(nèi)核，它們由RTL綜合得到，DFT是軟內(nèi)核集成過程的一部分。大內(nèi)核和復用內(nèi)核有一個可將掃描測試模式生成分割為“內(nèi)核”測試和“互連”測試的測試外殼，例如MPEG和條件訪問解碼器及其它視頻/音頻內(nèi)核；小內(nèi)核沒有測試外殼，但作為“互連”測試的一部分進行測試，如總線控制器和橋、通用I/O模塊及內(nèi)存控制器等。

測試導軌

CTAG方法之所以優(yōu)于舊的宏測試方法，是因為宏測試不能保證宏級測試可以擴展到芯片級，而且芯片級測試模式生成往往非常耗時。使用CTAG標準時，在芯片級創(chuàng)建一種稱作測試導軌(rail)的專用測試路徑并將其連接到測試外殼，這樣測試信號和響應可有效地應用在內(nèi)核上。

將所有DFT在內(nèi)核上實現(xiàn)，周圍的掃描鏈則通過總線接口模塊運行，每個存儲器都配有可掃描存儲器外部結構，將測試邏輯和存儲器掃描鏈分開以便在最高集成度下優(yōu)化測試時間。

表2列出了PNX8525內(nèi)核設計實例得到的可測性設計結果。前6列是內(nèi)核特性，包括觸發(fā)器數(shù)量、嵌入式內(nèi)存、掃描鏈、功能時鐘和恒定錯誤，第7列是根據(jù)第8列測試模式數(shù)量得到的恒定故障覆蓋范圍，第9列是在惠普J型服務器上每個獨立內(nèi)核自動測試模式生成(ATPG)工具運行時間。

由于使用了基于CTAG內(nèi)核的測試方法，大部分內(nèi)核能達到99%恒定故障覆蓋率，而且在集成后也能保持。經(jīng)過計算，整個芯片(包括內(nèi)核、存儲器、邊界掃描、CPU和功能測試)的總恒定故障覆蓋率非常接近99%的目標。Iddg測試還沒有最終完成，但預計在毫安范圍內(nèi)。最后我們還開發(fā)了一種系統(tǒng)測試儀用于生產(chǎn)測試。

由于至今還沒有對PNX8525進行大批量生產(chǎn)，因此所有這些測試對于能否達到所要求的質(zhì)量水平還有待確定。但是對現(xiàn)有測試進行復用已經(jīng)在PNX8525硅片上被證明是非常成功的，在沒有作任何調(diào)整的情況下兩個處理器供應商第一次測試就完全正確。

另外我們還為PNX8525設計選擇了兩個提高內(nèi)部可觀察性的補充調(diào)試方法，以方便硅片樣片的調(diào)試。第一種實時可觀察性允許在芯片應用時，于芯片引腳上實時監(jiān)測有限的幾個內(nèi)部信號；第二種基于掃描的可觀察性允許在芯片停止工作后觀察完整的狀態(tài)信息。

這些調(diào)試功能已經(jīng)在硅片上實現(xiàn)，并用于驗證內(nèi)部時鐘生成模塊、診斷與內(nèi)部時鐘有關的問題以及分析通用I/O接口模塊的錯誤行為。表3列出PNX8525上用于測試和調(diào)試所需的硅片面積。

前面所述的基于內(nèi)核的測試方法是非常重要的，雖然該方法相對于單純運行ATPG來說在設計中需要額外的硅片區(qū)域，但對目前和將來數(shù)字芯片設計的集成復雜性而言，它所提供的處理能力是至關重要的，測試所帶來的好處遠超出由于增加DFT所帶來的硅片面積的成本。